%eb%b0%98%eb%8f%84%ec%b2%b4
-
암호 키 있어도 시간 맞아야 읽는 반도체 암호화 기술 개발
시험 문제나 입찰 가격처럼 미리 전달해도 약속한 시간 전에는 내용을 볼 수 없도록 보호해야 하는 정보가 있다. 우리 대학 연구진은 반도체 내부의 전류가 시간에 따라 변하는 특성을 이용해, 일정 시간이 지나야 정보가 드러나거나 특정 시간에만 올바른 정보를 읽을 수 있는 암호화 기술을 구현했다. 정보를 원래 내용으로 되돌리는 데 필요한 ‘암호 키’에 ‘언제 읽느냐’라는 조건까지 더한 것이다.
우리 대학은 신소재공학과 김경민 교수 연구팀이 하나의 소자에서 장기기억과 단기기억을 독립적으로 조절할 수 있는 ‘이중 상태 프로그래머블 산화물 트랜지스터(Dual-State Programmable Oxide Transistor, DUPOT)’를 개발하고, 이를 활용한 시간 기반 암호화 기술을 구현했다고 14일 밝혔다.
트랜지스터는 전류의 흐름을 조절하는 작은 반도체 부품이다. 연구팀이 개발한 DUPOT은 산화물 소재를 사용하며, 전압을 가해 두 가지 전기적 상태를 각각 설정할 수 있다. ‘프로그래머블’은 이처럼 소자의 상태를 원하는 수준으로 설정할 수 있다는 뜻이다.
시간을 조건으로 정보를 보호하는 암호화 방식은 기존에도 연구돼 왔다. 이번 연구는 외부 시계나 소프트웨어에만 의존하지 않고, 반도체 자체의 물리적 변화를 이용해 정보를 읽는 시점을 설정했다는 점이 특징이다.
연구팀은 이를 위해 하나의 트랜지스터에 오래 유지되는 ‘장기기억’과 시간이 지나면서 변하는 ‘단기기억’을 함께 구현했다. 여기서 기억은 전압을 가해 바꾼 소자의 상태가 유지되는 성질을 뜻한다. 오래 유지되는 상태로 정보의 기준을 설정하고, 시간에 따라 변하는 상태로 목표 정보가 드러나는 시점을 조절했다.
기존 메모리 트랜지스터는 주로 전류가 흐르기 시작하는 기준인 ‘문턱전압’을 바꿔 정보를 저장한다. DUPOT은 문턱전압과 일정한 동작 조건에서 유지되는 전류 수준인 ‘포화전류’를 각각 독립적으로 조절할 수 있다. 전류가 흐르기 시작하는 기준과 흐르는 전류의 크기를 따로 설정하는 것이다.
두 상태는 서로 다른 원리로 만들어진다. 전류를 조절하는 단자인 ‘게이트’에 양의 전압을 가하면, 전기가 쉽게 통하지 않는 절연막인 하프늄 산화물(HfO₂) 내부에 전자가 붙잡히면서 문턱전압이 변한다. 이 상태는 오래 유지돼 장기기억 역할을 한다.
반대로 게이트에 음의 전압을 가하면 전기적 성질을 띤 산소 입자인 ‘산소 이온’이 전류가 흐르는 통로와 절연막의 경계면으로 이동해 포화전류가 감소한다. 전압을 제거하면 산소 이온이 서서히 재분포하면서 전류가 회복된다. 연구팀은 이 변화를 단기기억으로 활용했다.
연구팀은 여러 트랜지스터를 배치한 소자 배열에서 각 소자의 전류 변화와 읽는 기준을 설정해 두 가지 암호화 방식을 시연했다.
‘시간 지연 암호화(Time-Release Encryption)’에서는 일정 시간이 지나야 정보가 나타나도록 했다. 실험에서는 목표 패턴과 배경의 전류 차이가 커지면서 8.4초 뒤 문자 ‘T’ 형태의 정보를 읽을 수 있게 됐다.
‘시간 제한 암호화(Time-Bound Encryption)’에서는 정해진 시간 조건에서만 올바른 정보가 나타나도록 했다. 실험에서는 1.5초에 미끼 패턴 ‘K’가, 목표로 설정한 37초에는 ‘T’가 나타났다. 같은 소자 배열도 언제 읽느냐에 따라 다른 정보를 보여주는 것이다. 이 시간들은 실험에서 설정한 값이다.
연구팀은 인터넷으로 연결된 외부 서버에 데이터를 저장하는 클라우드 환경에 적용할 암호화 방식도 제안했다. 클라우드에 저장하는 암호문과 사용자가 보유하는 복호화 키에 서로 다른 시간 조건을 적용했다. 암호문은 원래 정보를 알아볼 수 없도록 바꾼 데이터이며, 복호화 키는 이를 원래 내용으로 되돌리는 데 필요한 정보다. 소자 배열을 이용한 시연에서는 각 시간 조건에 맞는 암호문과 키를 조합해 원래 정보를 복원했다.
이번 연구는 정보를 저장하는 반도체의 역할을 넘어, 정보를 읽는 시점까지 설정할 수 있음을 보여줬다. 향후 공개 시점을 제한하거나 특정 시간 조건에서만 읽도록 설정해야 하는 정보의 보호에 활용될 가능성이 있다. 다만 이미 읽거나 복사한 정보를 이후 회수하는 기술은 아니다.
김경민 교수는 “하나의 트랜지스터에서 오래 유지되는 기억과 시간이 지나면서 변하는 기억을 각각 독립적으로 조절하고, 이를 시간 기반 암호화에 활용했다는 데 의미가 있다”며 “반도체 자체의 시간적 변화를 이용해 클라우드와 스마트기기 보안, 다양한 정보처리 기술로 발전시켜 나가겠다”고 말했다.
현재 연구는 소자 배열에서 시간 기반 암호화의 가능성을 입증한 단계다. 연구팀은 동작 전압을 낮추고 소자 간 특성과 반복 동작의 균일성을 높여, 다양한 환경에서도 안정적으로 작동하도록 개선할 계획이다. 이를 바탕으로 시간 기반 보안과 뇌의 신경세포 및 연결 방식을 모방하는 ‘뉴로모픽 소자’ 등으로 응용 범위를 넓혀갈 예정이다.
이번 연구는 KAIST 신소재공학과 노희수 박사과정 학생이 제1저자로, 김경민 교수가 교신저자로 참여했으며, 재료 분야 국제학술지 ‘어드밴스드 머터리얼즈(Advanced Materials)’에 2026년 9월 10일 온라인 게재됐다.
※ 논문명: Dual-State Programmable Oxide Transistor for Time-Based Cryptography, DOI: 10.1002/adma.74951
※ 저자정보: 노희수(KAIST 신소재공학과 박사과정, 제1저자), 김경민(KAIST 신소재공학과 교수, 교신저자)
이번 연구는 한국연구재단의 차세대지능형반도체기술개발사업(RS-2025-02433006)의 지원을 받아 수행됐다.
2026.10.14 조회수 731 -
반도체 자라는 ‘시작점’까지 정했다…AI 반도체 여러 층 쌓는 난제 푼다
원자 몇 층 두께의 ‘2차원 반도체’는 기존 연산 회로 위에 반도체를 더 쌓아 올려 AI 칩을 더 빠르고 전력 소모가 적게 만들 유망한 소재다. 하지만 반도체가 자라는 과정에서 결정이 여러 곳에 무작위로 생기면 원하는 위치에 고품질 반도체를 만들기 어렵다. 우리 대학 공동연구팀은 결정이 자라기 시작하는 위치를 미리 정하고 그곳에서 하나의 결정만 자라게 하는 기술을 개발했다. 반도체 성장의 ‘출발점’을 설계에 맞춰 제어함으로써 차세대 적층형 반도체 구현에 필요한 핵심 난제를 해결한 성과다.
우리 대학은 신소재공학과 강기범 교수 연구팀이 UNIST(총장 박종래), 한양대학교(총장 이기정), TDS Innovation(공동대표 강기범·모상현) 등과의 공동연구를 통해 산화물 장벽에서 나오는 화학 성분을 이용해 2차원 반도체 결정이 처음 만들어지는 ‘핵생성’ 위치를 정밀하게 제어하는 새로운 성장 기술을 개발했다고 8일 밝혔다.
AI가 답변을 생성하거나 방대한 데이터를 처리할 때는 연산뿐 아니라 칩 안에서 데이터를 옮기는 데도 시간과 전력이 든다. 연산과 데이터 저장에 필요한 소자들을 수직으로 쌓아 가깝게 배치하면 데이터 이동 거리를 줄여 처리 지연과 전력 소모를 낮출 수 있다. 이를 위해서는 이미 만들어진 회로 위의 필요한 위치에 고품질 반도체를 직접 형성하는 기술이 중요하다.
이처럼 필요한 표면에 반도체 물질을 얇은 막으로 직접 형성해 소자를 만드는 ‘증착형 반도체’는 적층형 칩을 구현할 유망한 기술이다. 특히 2차원 반도체는 두께가 원자 몇 층에 불과하면서도 반도체의 전기적 성질을 유지해, 소자를 얇게 쌓는 데 유리하다.
문제는 얇은 반도체 막이 자라는 과정에서 결정의 시작 위치가 본래 확률적으로 정해진다는 점이다. ‘결정’은 반도체를 이루는 원자들이 바닥의 타일처럼 일정한 규칙으로 가지런히 배열된 것을 말한다. 여러 곳에서 결정이 제각각 자라 서로 만나면 타일의 이음새 같은 경계가 생기고, 이 경계가 전자의 이동을 방해해 반도체 품질이 떨어질 수 있다.
기존에도 반도체가 자랄 영역을 미리 정하는 ‘선택성장’ 기술은 있었지만, 그 영역 안에서 정확히 어느 지점에 몇 개의 결정이 처음 생길지까지 제어하기는 어려웠다. 연구팀은 무작위로 일어나던 핵생성을 정해진 위치에서 하나씩 일어나도록 하는 ‘결정론적 핵생성’을 구현했다. 반도체를 키울 ‘자리’에 더해, 그 안에서 처음 자라날 ‘시작점’까지 정한 것이다.
연구팀은 이 기술을 ‘식각 플럭스 매개 단일 중심 핵생성(EF-SCN, Etching Flux-mediated Single-Centered Nucleation)’이라고 이름 붙였다. 핵심은 성장 영역을 둘러싼 산화하프늄(HfO₂)과 같은 산화물 장벽에서 나오는 산소 성분이다. 이 성분은 대표적인 2차원 반도체인 이황화몰리브덴(MoS₂)의 결정핵 형성을 억제하는 ‘식각 플럭스’ 역할을 한다. 식각은 물질을 화학적으로 깎아내거나 제거하는 것을, 플럭스는 특정 성분이 이동·공급되면서 주변의 화학 반응에 영향을 주는 흐름을 뜻한다.
산화물 장벽과 가까운 가장자리에서는 억제 작용이 강하고, 장벽에서 가장 먼 중앙에서는 약해진다. 연구팀은 이 차이를 이용해 중앙의 한 지점에서만 하나의 결정이 자라기 시작하도록 유도했다. 중심에서 시작한 결정이 자라는 동안에도 주변에서 새로운 결정이 생기는 것을 억제해, 하나의 결정을 더 크게 키울 수 있도록 했다.
실험 결과, 총 400개 패턴 가운데 99% 이상에서 정해진 중앙 위치에 하나의 이황화몰리브덴 단결정을 성장시키는 데 성공했다. 단결정은 원자 배열이 하나로 이어진 결정으로, 여러 결정이 만나 생기는 경계를 줄여 고품질 반도체를 만드는 데 유리하다. 연구팀은 나아가 2차원 반도체 위 원하는 부분에만 루테늄(Ru) 금속을 얇게 입히는 데도 성공했고 성장 실험과 시뮬레이션을 통해 이러한 위치 제어의 원리도 분석했다.
이번 성과는 반도체 박막 성장에서 무작위로 정해지던 출발점을 설계 가능한 공정 요소로 바꿨다는 데 의미가 있다. 향후 2차원 반도체를 다른 곳에서 만든 뒤 옮기는 대신, 칩에서 필요한 위치에 직접 고품질 반도체를 성장시키는 제조 기술로 이어질 수 있다. 특히 증착형 반도체는 2030년대 AI 칩의 성능 향상과 저전력 구동을 위해 도입될 것으로 기대되며 향후 적층형 AI 칩에 적용되면 데이터 이동에 드는 시간과 에너지를 줄여 사용자가 AI의 답변을 기다리는 시간을 단축하고 데이터센터의 전력 부담을 완화하는 데 기여할 수 있다.
강기범 교수는 “박막 성장에서 결정이 어디서 생길지는 본래 확률적으로 정해지는데, 이번 연구는 그 시작점을 원하는 위치로 제어할 수 있게 했다는 데 핵심적인 의미가 있다”며 “이는 고품질 2차원 반도체를 필요한 곳에 직접 성장시켜, 반도체 소자를 수직으로 쌓는 적층형 채널 공정의 기반이 될 것”이라고 말했다.
공동 제1저자인 박정원 박사는 “2차원 반도체는 주변의 작은 화학적 변화에도 자라기 시작하는 위치가 달라질 수 있다”며 “이번 연구는 이러한 특성을 이용해 반도체가 자라기 시작할 위치를 원하는 곳으로 조절했다는 데 의미가 있다”고 설명했다.
이번 연구는 KAIST 신소재공학과 박정원 박사, 김지윤 석사과정 학생, 강수민 석사, 한양대학교 재료화학공학과 오지은 석박통합과정 학생, UNIST 반도체 소재·부품 대학원 선우영민 석박통합과정 학생이 공동 제1저자로 참여했으며, 국제 학술지 ‘네이처(Nature)’ 본지에 10월 8일 자로 게재됐다.
※ 논문명: Spatially deterministic nucleation of 2D semiconductors by etching flux, DOI: 10.1038/s41586-026-11095-1
※ 저자정보: 박정원(KAIST, 공동 제1저자), 김지윤(KAIST, 공동 제1저자), 강수민(KAIST, 공동 제1저자), 오지은(한양대학교, 공동 제1저자), 선우영민(UNIST, 공동 제1저자), 강기범(KAIST, 교신저자), 이창수(TDS Innovation, 교신저자), 김우희(한양대학교, 교신저자), 김병조(UNIST, 교신저자), 최성율(KAIST), 양희준(KAIST), 김종환(POSTECH), 홍영준(성균관대학교), 김용주(고려대학교), 김지환(MIT) 등
※ 관련 논문 원문 링크: https://www.nature.com/articles/s41586-026-11095-1
이번 연구는 과학기술정보통신부 한국연구재단 나노소재기술개발사업·개인기초연구의 지원을 받았으며 추가로 원천기술국제협력개발사업·초고집적 반도체용 vdW 소재 및 공정기술개발사업, 차세대지능형반도체기술개발사업, 산업통상자원부, 한국산업기술진흥원(KIAT), 연구성과사업화진흥원(COMPA), 연구개발특구진흥재단, 중소벤처기업부 및 NVIDIA 등의 지원을 받아 수행됐다.
2026.10.13 조회수 759 -
움직임의 흐름 읽는 AI 반도체 개발…웨어러블 기기 활용 기대
몸에 착용하는 기기가 걷는 동작과 잠깐 팔을 흔드는 동작을 구별하려면 움직임의 흐름을 읽어야 한다. 한국 연구진은 반응 속도가 다른 반도체를 층층이 쌓아 방금 일어난 변화와 앞선 변화를 함께 읽는 기술을 개발했다. 향후 몸에 붙이거나 착용하는 작은 기기가 움직임과 몸의 신호를 분석하는 데 활용될 수 있다.
우리 대학은 AI시스템학과 권지민 교수 연구팀이 UNIST(총장 박종래), POSTECH(총장 김성근) 연구진과 함께 이온을 담은 소재를 단단한 얇은 막으로 만들고, 이를 이용해 반응 속도가 다른 반도체 소자를 여러 층으로 쌓는 데 성공했다고 29일 밝혔다.
이 반도체는 전기를 가하면 소재 안의 ‘이온’이 움직이면서 전류의 흐름이 바뀐다. 전기를 끊어도 이온이 원래 상태로 돌아오는 데는 시간이 걸린다. 종을 친 뒤 소리가 잠깐 남듯, 반도체에도 앞서 들어온 신호의 흔적이 잠시 남는 것이다. 연구팀은 그동안 단점으로 여겨졌던 이온의 느린 움직임을 지난 신호를 알아보는 데 활용했다.
관건은 그 흔적이 남는 시간을 조절하는 것이었다. 기존에는 이온을 담는 물질이 주로 액체나 부드러운 젤이어서 반도체를 정교하게 만들고 여러 층으로 쌓기도 어려웠다.
연구팀은 이온을 담은 물질을 단단한 얇은 막으로 만들고, 막 속 이온의 양과 두께를 조절했다. 그 결과 신호에 빠르게 반응하는 소자와 느리게 반응하는 소자를 만들 수 있었다. 두 소자를 층층이 쌓자 하나는 방금 들어온 신호에, 다른 하나는 조금 전부터 이어진 신호에 반응했다. 짧게 남는 메모와 오래 남는 메모를 함께 읽는 것과 비슷하다.
연구팀은 네 차례 들어오는 신호가 켜지고 꺼지는 순서에 따라 만들어지는 16가지 패턴을 소자가 구별할 수 있음을 확인했다. 또 측정한 소자의 반응을 바탕으로, 움직이는 숫자 영상을 판별하는 시스템을 모델링했다. 그 결과 서로 다른 속도의 영상 신호에 대해 90% 이상의 검증 정확도를 얻었다. 영상 판별 결과는 실제 소자의 측정값을 적용한 모델 검증 결과다.
연구팀은 이 소자를 4인치 웨이퍼 크기로 제작하고 휘어지는 기판에도 구현했다. 소자의 전기적 특성은 제작 후 55개월에 걸친 측정에서도 안정적으로 유지됐다.
이번 연구는 움직임이나 몸에서 나오는 신호처럼 시간에 따라 달라지는 정보를 작은 기기 안에서 처리하는 기술로 이어질 수 있다. 실제 스마트워치에 적용했을 때의 성능과 소비전력 절감 효과는 추가 검증이 필요하다.
권지민 교수는 “이번 소자는 기존의 얇은 반도체 제작 공정으로 넓은 기판에 만들 수 있고, 여러 층으로 쌓을 수도 있다”며 “앞으로 스마트워치처럼 전력을 적게 써야 하는 기기에서 움직임과 몸의 신호를 읽는 AI 반도체로 발전할 수 있을 것”이라고 말했다.
이번 연구에는 KAIST 정학순 연구교수가 제1저자로, POSTECH 노용영 교수와 KAIST 권지민 교수가 교신저자로 참여했다. 연구 결과는 국제 학술지 ‘어드밴스드 머티리얼즈(Advanced Materials)’에 6월 30일 게재됐다.
※ 논문명: Monolithic 3D-Integrated All-Solid Ion-Gated Carbon Nanotube Transistors With Tunable Ionic Conductance for Multi-Timescale Reservoir Computing, DOI: 10.1002/adma.202523703
이번 연구는 과학기술정보통신부·한국연구재단의 국가반도체연구실지원핵심기술개발사업 및 우수신진연구사업과 산업통상자원부·한국산업기술기획평가원의 초격차기술개발사업 지원을 받아 수행됐다.
2026.09.29 조회수 1961 -
필요한 곳만 쏙쏙 도핑… 손상 없이 성능 ‘260배’ 끌어올렸다
2차원 반도체 원자층을 완벽히 보호하면서도 저전압 구동 성능을 최대 260배까지 끌어올린 혁신적인 도핑 공정 기술이 개발됐다.
우리 대학 최성율·김용훈·강기범 교수 공동연구팀이 초박막 이중 보호층을 활용해 이황화몰리브덴(MoS2) 2차원 반도체*를 보호하면서 필요한 영역에 선택적으로 고농도 전자 도핑할 수 있는 기술을 개발했다고 밝혔다.
* 이황화몰리브덴(MoS2) 2차원 반도체 : 몰리브덴(Mo) 원자 하나와 황(S) 원자 두 개가 결합하여 층상 구조를 이루는 대표적인 2차원 전이금속 반도체 소재.
이번 연구성과는 과학기술정보통신부와 한국연구재단이 추진하는 나노·소재기술 개발사업과 중견연구 지원사업의 지원을 받아 수행됐으며, 국제학술지 ‘어드밴스드 머티리얼즈(Advanced Materials)’에 8월 1일 게재됐다.
원자 한 층 수준으로 극도로 얇은 2차원 반도체는 소자를 미세화하더라도 우수한 전기적 제어력을 유지할 수 있어, 기존 실리콘을 대체할 차세대 반도체의 핵심 소재로 크게 주목받고 있다.
하지만 저항을 낮추는 필수 도핑 과정에서 기존 방식을 적용하면, 높은 에너지 입자에 의해 원자층 결정 구조가 파괴되는 치명적인 한계가 있었다.
2차원 반도체의 상용화를 위해선 정교한 원자 구조를 보존하면서도 원하는 영역만 선택적으로 도핑하는 혁신적 공정 기술의 개발이 필요했다.
연구팀은 두께가 2nm에 불과한 두 종류의 초박막을 쌓은 이중 보호층을 개발해 이 문제를 해결했다.
이 보호층은 플라즈마의 강한 물리적 충격은 튕겨내 방어하면서도, 도핑에 필요한 반응 물질(NHx 활성종*)만 쏙 통과시키는 ‘화학 필터’ 역할을 한다. 그 결과 반도체의 결정 구조는 깨끗하게 보존하면서도 전자 농도를 크게 높여 접촉저항을 32분의 1 수준으로 대폭 낮출 수 있었다.
* NHx 활성종(Reactive NHx species) : 질소(N) 하나에 수소(H)가 x개(1개 또는 2개 등) 결합하여 화학 반응성이 매우 높아진 상태의 분자 조각(라디칼 또는 이온)을 의미한다.
특히 전자가 지나가는 길목 중 저항이 문제가 되는 특정 위치만 핀셋으로 집어내듯 선택 도핑하는 ‘영역 선택적 저항 제어’를 구현, 아주 낮은 전압에서도 전류 흐름을 최대 260배나 끌어올리는 데 성공했다.
이번 기술은 2차원 반도체의 결정성을 보존하면서 필요한 영역의 저항만 선택적으로 낮출 수 있다는 점에서 차별화되며, 향후 초미세 저전력 논리소자, 모놀리식 3차원 반도체* 및 2차원 CMOS**에 활용될 것으로 기대된다.
* 모놀리식 3차원 반도체: 여러 개의 반도체 칩을 만들어 위로 쌓아 올리는 기존 방식과 달리, 하나의 실리콘 웨이퍼 위에서 층(Layer)을 직접 차례대로 쌓아가며 소자를 연속으로 제조하는 3차원 집적 기술.
** 2차원 CMOS(2D Complementary Metal-Oxide-Semiconductor): 원자 한 층 두께의 2차원 나노소재로 구현한 차세대 반도체 회로 기술
최성율 교수는 “실제 반도체 제조공정에 적용하기 위해서는 도핑 균일성 검증, 공정시간 단축, 극도로 미세화된 소자에서의 도핑 영역 제어 등에 대한 추가적인 검증이 필요하다”고 설명했다.
2026.09.21 조회수 4122 -
반도체 종류 달라도 ‘전기 잘 통하게’…AI 반도체 더 작고 효율적으로
더 작고 전기를 덜 쓰는 AI 반도체를 만들 수 있는 새로운 길이 열렸다. 우리 대학 공동 연구진이 원자 몇 개 두께의 초박막 반도체에서 전기가 잘 드나들지 못하던 문제를 하나의 소재로 해결했다. 앞으로 반도체를 더 얇게 만들고 여러 층으로 쌓아 성능을 높이는 차세대 AI·저전력 반도체 개발에 활용될 것으로 기대된다.
우리 대학은 생명화학공학과 서준기 교수 연구팀이 연세대학교(총장 윤동섭), 중국 베이징 계산과학연구센터, 한국과학기술연구원(KIST·원장 오상록), 울산과학기술원(UNIST·총장 박종래), 삼성전자 연구진과 공동으로 이셀레늄화주석(SnSe2)이라는 하나의 소재를 이용해 서로 다른 두 종류의 초박막 반도체에 모두 전기를 원활하게 공급할 수 있는 ‘범용 반데르발스 터널링 주입기’를 개발했다고 16일 밝혔다.
트랜지스터는 전기를 흐르게 하거나 막는 ‘초소형 스위치’다. 스마트폰부터 컴퓨터, AI 반도체까지 거의 모든 반도체 칩에는 수많은 트랜지스터가 들어간다. 트랜지스터는 크게 두 종류로 나뉜다. 전자가 움직여 전기를 전달하는 ‘n형’과, 전자가 빠진 빈자리인 ‘정공’이 움직여 전기를 전달하는 ‘p형’이다. 실제 반도체 칩에서는 이 두 종류를 짝지어 사용해 전력 소모를 줄이면서 빠르게 작동하도록 하는데, 이를 CMOS(상보형 금속산화물반도체) 방식이라고 한다.
최근에는 반도체를 더 작게 만들고 전력 소모를 줄이기 위해 두께가 원자 몇 개 수준에 불과한 ‘2차원 반도체’가 주목받고 있다. 매우 얇아 여러 층으로 쌓을 수 있어 같은 공간에 더 많은 소자를 넣는 데 유리하기 때문이다.
문제는 이렇게 얇은 반도체에 전기를 원활하게 넣기가 어렵다는 점이다. 기존처럼 금속 전극을 직접 붙이면 제조 과정에서 반도체가 손상되거나, 전자나 정공이 지나가기 어려운 장벽이 생길 수 있다.
아무리 빠른 고속도로를 만들어도 진입로가 막히면 자동차가 제대로 들어갈 수 없는 것과 같다. 초박막 반도체에서는 이 ‘전기가 드나드는 입구’가 성능을 높이는 데 중요한 걸림돌이었다. 게다가 n형과 p형은 필요한 조건이 달라 각각에 맞는 전극을 따로 사용해야 했다.
연구팀은 이 문제를 이셀레늄화주석(SnSe2) 하나로 해결했다. 이셀레늄화주석은 주석(Sn)과 셀레늄(Se)으로 이루어진 얇은 층상 소재다. 다른 반도체와 강한 화학결합을 하는 대신 원자 사이의 약한 인력인 ‘반데르발스 힘’으로 포개지듯 맞닿기 때문에, 원자 수준으로 얇은 반도체의 손상을 줄이면서 매끄러운 접촉면을 만들 수 있다.
특히 이셀레늄화주석은 연결되는 반도체에 따라 전자나 정공이 지나가기 좋은 길을 다르게 만들어준다. p형 이셀레늄화텅스텐(WSe2)에서는 높은 에너지 장벽을 넘어가지 않고 마치 터널을 통과하듯 지나가는 ‘밴드 간 터널링’이 일어나고, n형 이황화몰리브덴(MoS2)에서는 전기장을 이용해 전자가 지나가야 할 장벽을 얇게 만들어 터널링을 유도한다.
쉽게 말해 지금까지 n형과 p형에 각각 다른 진입로가 필요했다면, 이번에는 이셀레늄화주석 하나가 두 종류 모두에 맞는 ‘공용 진입로’ 역할을 하는 셈이다.
실제 성능도 크게 향상됐다. 이셀레늄화주석을 적용한 p형 WSe2 트랜지스터는 기존 니켈 전극을 사용한 소자보다 최대 구동 전류가 1,000배 이상 증가했다. 이는 트랜지스터를 켰을 때 흘려보낼 수 있는 최대 전류가 그만큼 크게 늘어났다는 의미다.
n형 MoS2 트랜지스터도 전류를 켜고 끄는 성능이 개선돼 ‘온·오프 전류비’가 10억(109) 이상을 기록했다. 스위치를 켰을 때는 전기가 잘 흐르고, 껐을 때는 거의 흐르지 않도록 뚜렷하게 제어할 수 있다는 뜻이다.
연구팀은 n형과 p형 트랜지스터를 결합한 실제 반도체 회로의 기본 구조인 ‘CMOS 인버터’도 제작해 반복적인 전기 신호에도 안정적으로 작동하는 것을 확인했다. 이번 연구의 핵심은 n형과 p형에 각각 다른 전극을 사용하던 기존 방식에서 벗어나, 하나의 소재로 두 종류의 초박막 반도체 모두에 전기를 효과적으로 공급할 수 있음을 보여줬다는 점이다.
향후 대면적 제조와 집적 공정 기술이 더해지면 원자 수준으로 얇은 2차원 반도체를 아파트처럼 여러 층으로 쌓아 같은 공간에 더 많은 트랜지스터를 넣는 3차원 반도체로 발전시킬 수 있다. 이를 통해 같은 크기에서 더 많은 기능을 수행하면서 전력 소모는 줄이는 차세대 AI 반도체와 초저전력 전자기기 개발에 활용될 것으로 기대된다.
서준기 교수는 “이번 연구는 단층 2차원 반도체에서 전하가 드나드는 가장 까다로운 관문을 한 종류의 소재로 해결할 수 있음을 보여준 성과”라며 “향후 직접 성장과 대면적 공정 기술이 더해지면 저전력 2차원 CMOS 집적회로의 실용화를 앞당길 수 있을 것으로 기대한다”고 말했다.
KAIST 조한빈 박사과정생이 제1저자로, 연세대학교 고경민 교수와 KAIST 서준기 교수가 공동교신저자로 참여한 이번 연구는 국제학술지 ‘어드밴스드 머티리얼즈(Advanced Materials)’에 8월 12일 온라인 게재됐다.
※ 논문명: A Universal van der Waals Tunneling Injector for Monolayer CMOS, DOI: 10.1002/adma.74597
※ 저자 정보: 조한빈(KAIST, 제1저자), 고경민(연세대학교, 공동교신저자), 서준기(KAIST, 공동교신저자)
이번 연구는 삼성전자 신진산학연구과제와 과학기술정보통신부·한국연구재단이 지원하는 우수신진연구사업 및 개척연구사업의 지원을 받아 수행됐다.
2026.09.16 조회수 3628 -
CO₂보다 6,000배 강력한 반도체 온실가스…‘무질서의 힘’으로 잡는다
반도체를 만들 때 사용하는 가스 중에는 이산화탄소보다 6,000배 이상 강력한 온실가스가 있다. 우리 대학 연구진이 여러 금속 원자를 섞으면 오히려 구조가 안정되는 ‘무질서의 힘’을 이용해 이 가스를 높은 효율로 없애면서, 온실가스 분해를 돕는 촉매도 오래 사용할 수 있는 기술을 개발했다.
우리 대학은 생명화학공학과 최민기 교수 연구팀이 삼성전자 연구진과 공동연구를 통해 반도체 미세회로를 만드는 공정 등에 사용되는 온실가스인 사불화탄소(CF₄)를 높은 효율로 장기간 제거할 수 있는 새로운 촉매를 개발했다고 3일 밝혔다.
CF₄는 반도체 웨이퍼에서 필요 없는 부분을 선택적으로 깎아 미세한 회로를 만드는 건식 식각 공정 등에 사용된다. 문제는 사용 후 남은 미량의 CF₄다. 탄소와 불소가 매우 단단하게 결합돼 있어 쉽게 분해되지 않고, 대기 중으로 배출되면 약 5만 년 동안 남을 수 있다. 지구온난화에 미치는 영향도 이산화탄소보다 6,000배 이상 크다.
현재 반도체 제조 현장에서는 CF₄가 그대로 배출되지 않도록 높은 온도에서 수증기와 촉매를 이용해 분해한다. 촉매는 화학반응이 더 빠르고 쉽게 일어나도록 돕는 물질로, 자동차 배기가스에서 유해물질을 줄이는 촉매와 비슷한 역할을 한다.
하지만 기존 촉매는 오래 사용할수록 성능이 떨어지는 문제가 있었다. CF₄가 분해되면서 생기는 불화수소(HF)가 수분과 만나 강한 부식 환경을 만들고, 이로 인해 촉매의 미세한 입자들이 서로 뭉치거나 구조가 변하기 때문이다. 작은 촉매 입자들이 큰 덩어리로 뭉치면 처리해야 할 CF₄와 맞닿는 면적이 줄어들어 성능도 떨어진다.
연구팀은 이 문제를 역설적으로 ‘무질서의 힘’을 이용해 해결했다. 서로 다른 여러 종류의 원자를 하나의 구조 안에 고르게 섞으면 배열은 복잡하고 무질서해지지만, 오히려 특정한 구조로 쉽게 바뀌지 않아 전체 구조를 안정적으로 유지할 수 있다. 이를 ‘엔트로피 안정화(entropy stabilization)’라고 한다. 쉽게 말해 여러 종류의 원자를 고르게 섞어 촉매가 한쪽으로 뭉치거나 다른 구조로 변하는 것을 어렵게 만드는 원리다.
연구팀은 이 원리를 이용해 알루미늄(Al), 아연(Zn), 갈륨(Ga), 니켈(Ni), 코발트(Co) 등 여러 금속을 하나의 알루미네이트 결정구조 안에 고르게 섞었다. 알루미네이트는 알루미늄과 산소를 기본 골격으로 여러 금속이 결합한 물질이다. 이를 통해 고온과 수분, 불소가 함께 존재하는 가혹한 환경에서도 쉽게 뭉치거나 변형되지 않는 ‘엔트로피 안정화 알루미네이트 촉매’를 개발했다.
성능 차이는 뚜렷했다. 새 촉매는 기존 알루미나 촉매보다 CF₄를 분해하는 활성이 약 2.3배 높았다. 특히 약 800℃에서 150시간 동안 진행한 가혹 조건 실험에서 기존 알루미나 촉매의 CF₄ 전환율은 93%에서 48%로 떨어졌다. 반면 새 촉매는 98%에서 92%로 높은 수준을 유지했다. CF₄를 높은 효율로 제거하면서도 장시간 성능을 유지할 수 있음을 보여준 것이다.
연구팀은 여기서 한발 더 나아가 CF₄가 실제로 어떻게 분해되는지도 밝혀냈다. 연구팀은 산소의 이동 경로를 추적할 수 있는 산소 동위원소를 이용했다. 쉽게 말해 산소 원자에 ‘이름표’를 붙여 반응 과정에서 산소가 어디에서 와서 어디로 이동하는지를 추적하는 방법이다. 그 결과 촉매가 자신의 구조에 있는 산소를 먼저 이용해 CF₄를 분해하고, 주변의 수증기가 빠져나간 산소를 다시 채우면서 반응이 계속된다는 사실을 확인했다. 촉매가 산소를 꺼내 쓰면 수증기가 다시 채워주는 일종의 ‘산소 충전 시스템’인 셈이다. 연구팀은 이를 통해 그동안 이론적으로 제시됐던 CF₄ 분해 과정을 세계 최초로 실험적으로 규명했다.
이번 연구는 CF₄를 잘 분해하는 촉매 하나를 개발한 것을 넘어, 높은 분해 성능과 긴 수명을 동시에 확보할 수 있는 새로운 촉매 설계 방법을 제시했다는 데 의미가 있다. 향후 금속의 종류와 조합을 바꿔 다양한 반도체 공정가스를 처리하는 촉매 개발에도 활용될 것으로 기대된다.
최민기 교수는 “자연계의 무질서가 오히려 구조를 안정하게 만들 수 있다는 원리를 촉매 설계에 적용해 높은 CF₄분해 성능과 장기 안정성을 동시에 확보했다”며 “금속의 종류와 조합을 바꿔 다양한 반도체 공정가스 처리 촉매로 확장할 수 있는 새로운 소재 설계 방법을 제시했다는 데 의미가 있다”고 말했다.
이번 연구는 KAIST 생명화학공학과 지승혁 박사후연구원이 제1저자로 연구를 주도했으며, 삼성전자 연구진이 공동저자로 참여했다. 연구 결과는 화학, 화공 분야 국제저명학술지 ‘앙게반테 케미 인터내셔널 에디션(Angewandte Chemie International Edition)’에 6월 게재됐다.
※ 논문명: Entropy-Stabilized Aluminate Catalysts that Break the Activity–Stability Tradeoff in CF₄ Hydrolysis, DOI: 10.1002/anie.6752036
한편, 이번 연구는 한국연구재단의 개인기초연구사업(중견연구 유형1)과 우수연구자 교류지원사업(BrainLink)의 지원을 받아 수행됐다.
2026.09.03 조회수 4251 -
산소 ‘전용 통로’로 3차원 메모리 난제 풀었다…AI 반도체 성능 높이고 전력 낮춘다
AI가 똑똑해질수록 더 많은 데이터를 빠르게 처리할 수 있는 ‘고성능 메모리’가 필요하다. 하지만 기존처럼 반도체를 계속 작게 만드는 데는 한계가 있다. 우리 대학 연구진이 반도체를 위로 쌓는 3차원 구조의 약점까지 해결하면서, AI 반도체의 성능은 높이고 전력 소모는 낮출 새로운 길을 열었다.
우리 대학은 전기및전자공학부 권지민 교수 연구팀이 UNIST(총장 박종래), 연세대학교(총장 윤동섭) 등 국내 연구진과 공동으로 차세대 메모리 소자인 산화물 수직 채널 트랜지스터(Vertical Channel Transistor, VCT)의 결함을 줄이고 성능과 안정성을 크게 높일 수 있는 새로운 다층 층간 절연막 구조를 개발했다고 20일 밝혔다.
컴퓨터의 주기억장치로 사용되는 DRAM은 컴퓨터가 작업 중인 데이터를 임시로 저장해 빠르게 꺼내 쓸 수 있도록 하는 메모리다. 지난 수십 년간 DRAM은 반도체 소자의 크기를 줄여 같은 면적에 더 많은 데이터를 저장하고, 전력 소모를 낮추는 방향으로 발전해 왔다.
그러나 반도체를 평면에서 계속 작게 만드는 방식은 점차 물리적 한계에 가까워지고 있다. 이에 최근에는 소자를 옆으로만 줄이는 대신 위로 쌓아 올려 집적도를 높이는 3차원 구조가 주목받고 있다. 좁은 땅에 단층 주택을 계속 촘촘하게 짓는 대신 고층 아파트를 세워 더 많은 가구를 수용하는 것과 비슷한 원리다.
이 가운데 수직 채널 트랜지스터(VCT)는 전류가 흐르는 길인 ‘채널’을 기존의 수평 방향이 아닌 수직 방향으로 만든 소자다. 이를 활용하면 제한된 면적에 더 많은 소자를 배치할 수 있어 고집적 메모리 구현에 유리하다.
특히 채널 소재로 산화물 반도체(Oxide Semiconductor)를 사용하면 전류가 새어나가는 현상을 크게 줄일 수 있어, 전력 소모가 적은 차세대 메모리를 만드는 데 유리하다.
하지만 해결해야 할 문제가 있었다. 바로 ‘산소 공공(Oxygen Vacancy)’이다. 이는 산화물 반도체에서 원래 산소 원자가 있어야 할 자리가 비어 있는 상태를 말한다. 즉, 벽돌담에서 벽돌 몇 장이 빠지면 벽 전체가 불안정해지는 것처럼, 이러한 빈자리가 많아지면 반도체의 전기적 특성이 달라져 소자가 안정적으로 작동하기 어려워진다.
그렇다고 산소를 무작정 많이 공급할 수도 없다. 부족한 산소를 채우려다가 산소가 금속 전극까지 이동하면 전극이 산화돼 오히려 소자의 성능을 떨어뜨릴 수 있기 때문이다. 즉, 산소가 필요한 곳에는 보내고, 필요하지 않은 곳에는 가지 못하도록 정밀하게 조절하는 기술이 필요했다.
연구팀은 이를 해결하기 위해 질화규소/이산화규소/질화규소(SiN/SiO₂/SiN)로 구성된 새로운 다층 층간 절연막을 개발했다. 층간 절연막은 반도체 내부의 여러 소자와 배선 사이를 전기적으로 분리하는 막으로, 쉽게 말해 아파트의 층과 층 사이를 나누는 바닥과 천장 같은 역할을 한다.
연구팀은 이 절연막을 단순히 전기를 차단하는 용도로 사용하는 데서 한발 더 나아가, 산소의 이동까지 조절하는‘산소 터널(Oxygen Tunnel)’로 활용했다.
마치 복잡한 건물 안에서 사람이 아무 곳으로나 돌아다니지 않고 정해진 통로를 따라 필요한 장소로 이동하도록 동선을 설계한 것과 같다. 산소가 필요한 산화물 반도체 쪽으로는 이동할 수 있도록 하면서, 산화되면 안 되는 전극 쪽으로는 이동을 억제한 것이다. 그 결과 산화물 반도체 내부의 빈 산소 자리를 안정적으로 채우면서도 전극의 불필요한 산화를 동시에 억제할 수 있었다.
이를 통해 연구팀은 산화물 수직 채널 트랜지스터 분야에서 세계 최고 수준의 전류 흐름과 데이터 유지 시간(Retention Time)을 달성했다. 데이터 유지 시간이란 메모리가 저장된 정보를 얼마나 오랫동안 안정적으로 유지할 수 있는지를 나타내는 지표다.
내구성도 확인했다. 연구팀이 소자에 1,000만 회(10⁷) 이상의 가혹한 동작 스트레스를 가한 뒤에도 문턱전압(트랜지스터가 켜지기 시작하는 기준 전압)의 변화는 50밀리볼트(mV) 이하에 그쳤다. 이는 수많은 반복 동작에도 소자의 특성이 크게 흔들리지 않았다는 의미로, 높은 메모리 동작 안정성을 보여준다.
연구팀은 여기서 한발 더 나아가 기존 실리콘(Si) 기반 CMOS 반도체와 새로운 산화물 반도체를 하나로 결합하는 기술도 구현해 시스템 성능을 평가했다. CMOS는 현재 대부분의 컴퓨터와 스마트폰 반도체를 구성하는 기본 회로 기술이다.>
이번 기술은 향후 차세대 반도체 기술인 컴퓨트 인 메모리(Compute-in-Memory, CIM)의 성능을 높이는 데 활용될 것으로 기대된다.
현재 컴퓨터는 데이터를 저장하는 ‘메모리’와 계산을 담당하는 ‘프로세서’가 분리돼 있어 연산할 때마다 데이터를 서로 주고받아야 한다. 주방에 있는 재료를 요리할 때마다 멀리 떨어진 조리실로 옮겼다가 다시 가져오는 것과 같다. AI처럼 처리해야 할 데이터가 많아질수록 이 이동 과정에서 시간과 전력이 많이 소모된다.
컴퓨트 인 메모리는 이러한 문제를 해결하기 위해 데이터가 저장된 메모리 내부 또는 가까운 곳에서 연산까지 수행하는 기술이다. 재료가 있는 곳에서 바로 요리하는 셈이어서 데이터 이동을 줄이고 연산 속도와 전력 효율을 높일 수 있다.
이번 연구처럼 저전력 산화물 반도체와 기존 실리콘 회로를 3차원으로 결합하면, 좁은 면적에 더 많은 메모리와 연산 기능을 넣을 수 있어 AI가 대규모 데이터를 더 빠르고 적은 전력으로 처리할 수 있을 것으로 기대된다.
권지민 교수는 “고층 건물을 높이 지으려면 층수를 늘리는 것만큼 건물을 안정적으로 만드는 것이 중요하듯, 3차원 반도체도 많이 쌓으면서 안정적으로 작동하게 만드는 것이 핵심”이라며 “이번 기술은 AI 연산 속도를 높이면서 전력 소모는 줄이는 차세대 메모리 반도체 개발을 앞당길 것으로 기대한다”고 말했다.
이번 연구에는 KAIST 구현호 연구원이 제1저자로 참여했으며, 이용우 박사, 정학순 박사, 권지민 교수가 교신저자로 참여했다. UNIST, 연세대학교, 한국화학연구원, 서울과학기술대학교, 서울대학교 연구진도 공동 연구에 참여했다.
연구 결과는 재료과학 분야 국제학술지 ‘어드밴스드 펑셔널 머티리얼즈(Advanced Functional Materials)’에 5월 20일 게재됐으며, 연구의 학술적 중요성과 독창성을 인정받아 표지 논문(Front Cover)으로 선정됐다.
※ 논문명 : Oxygen-Tunnel Indium Tin Oxide Vertical Channel Transistors with Enhanced Current Density and Reliability for Monolithic 3D Compute-in-Memory Systems DOI : https://doi.org/10.1002/adfm.202531989
※ 저자 정보 : 구현호 (KAIST, 제1 저자) 및 이용우 (KAIST, 교신저자), 정학순 (KAIST, 교신저자), 권지민 (KAIST, 교신저자), 정회창 (UNIST, 공동저자), Yanfeng Zhao (UNIST, 공동저자), 양희수 (UNIST, 공동저자), 박민호 (UNIST, 공동저자), 이현진 (UNIST, 공동저자), 백승훈 (UNIST, 공동저자), 송민주 (UNIST, 공동저자), 김정환 (UNIST, 공동저자), 조영민 (KAIST, 공동저자), 박현진 (한국화학연구원, 공동저자), 김문현 (서울과학기술대학교, 공동저자), 김재준 (서울대학교, 공동저자), 이규호 (연세대학교, 공동저자), 김병조 (UNIST, 공동저자)
이번 연구는 과학기술정보통신부 한국연구재단 국가반도체연구실지원핵심기술개발사업 및 우수신진연구사업, 정보통신기획평가원 방송통신산업기술개발사업, 산업통상자원부 한국산업기술기획평가원 초격차기술개발사업 등의 지원을 받아 수행됐다.
2026.08.20 조회수 4931 -
버리던 ‘잡음’으로 뇌처럼 신호 처리하는 ‘인공 뉴런’ 개발
반도체에서 ‘잡음’은 신호를 방해해 없애야 할 골칫거리로 여겨져 왔다. 우리 대학 연구진이 이 잡음을 없애는 대신 뇌처럼 정보를 처리하는 데 활용하는 기술을 개발했다. 잡음을 조절해 사람의 움직임부터 음성까지 서로 다른 신호의 특징을 골라 처리할 수 있는 인공 뉴런을 구현한 것이다. 향후 하나의 반도체로 다양한 신호를 처리하는 저전력 두뇌모사 반도체 개발에 활용될 것으로 기대된다.
우리 대학은 신소재공학과 김경민 교수 연구팀이 반도체에서 자연스럽게 발생하는 잡음을 활용해 사람의 뇌처럼 정보를 처리하는 새로운 뉴로모픽 뉴런* 반도체 기술을 개발했다고 16일 밝혔다. 이 기술은 원하는 주파수의 신호를 골라내 뇌의 뉴런과 유사한 전기 신호로 바꿔 처리할 수 있다.
* 뉴로모픽 뉴런: 뇌 신경세포의 작동 방식을 본떠 만든 인공 신경세포(반도체 소자)
전자기기에서 잡음은 라디오의 ‘지지직’ 소리처럼 신호에 불규칙하게 섞여 정보를 정확히 읽는 것을 방해하기 때문에 주로 없애야 할 대상으로 여겨져 왔다. 반면 인간의 뇌에서는 신경세포인 뉴런이 같은 자극에도 매번 똑같이 반응하지 않으며, 이러한 불규칙성은 다양한 자극과 변화에 유연하게 대응하는 데 도움을 준다.
연구팀은 여기에서 아이디어를 얻었다. “반도체의 잡음을 없애지 않고, 오히려 뇌의 뉴런처럼 활용할 수 없을까?”라는 발상의 전환이다.
이를 위해 연구팀은 ‘멤리스터(Memristor)’라는 반도체 소자를 이용했다. 멤리스터는 전기 자극을 가하면 저항이 달라지고, 전원을 끈 뒤에도 그 상태를 기억할 수 있는 소자다. 쉽게 말해 전기가 얼마나 잘 흐르는지를 기억하는 작은 전자 메모리라고 할 수 있다. 연구팀은 멤리스터의 저항 상태를 바꾸면 전류 잡음의 크기와 변동 특성도 함께 달라진다는 점에 주목했다. 즉, 멤리스터의 저항 상태를 조절함으로써 잡음의 특성도 함께 조절할 수 있다는 점을 활용한 것이다.
연구팀은 이렇게 조절한 잡음을 증폭해 뇌의 뉴런이 정보를 전달할 때 발생시키는 것과 유사한 불규칙한 전기 신호인 ‘스파이크’를 만들었다. 이를 통해 잡음을 이용해 뇌의 신경세포처럼 확률적으로 반응하는 ‘프로그래밍 가능한 확률 뉴런(Programmable Probabilistic Neuron, PPN)’을 구현했다.
사람의 뉴런이 같은 자극에도 항상 똑같이 반응하지 않는 것처럼, 이 인공 뉴런도 입력 신호와 설정된 잡음 특성에 따라 스파이크를 발생시키는 확률이 달라진다. 즉, 기존에는 방해 요소였던 잡음이 인공 뉴런의 반응을 만들어내는 정보처리 자원으로 활용되는 것이다. 특히 연구팀은 멤리스터의 상태를 조절하는 것만으로 이 인공 뉴런이 어떤 속도의 신호에 잘 반응할지를 바꿀 수 있도록 했다.
예를 들어 사람이 걷거나 팔을 움직일 때 생기는 신호는 비교적 천천히 변하는 반면, 음성 신호는 훨씬 빠르게 변한다. 이번 기술은 하나의 뉴런 회로를 그대로 두고 멤리스터의 상태만 바꿔 느린 움직임 신호에 잘 반응하도록 했다가, 필요할 때는 빠른 음성 신호에 잘 반응하도록 바꿀 수 있다. 하나의 라디오에서 주파수를 바꿔 원하는 방송을 골라 듣는 것과 비슷하다.
연구팀은 이러한 인공 뉴런을 이용해 수 Hz 수준의 신체 활동 신호와 수 kHz 영역의 음성 신호를 각각 스파이크 신호로 인코딩한 뒤 인식 성능을 검증했다. 그 결과 동작 인식에서는 94.8%, 음성 인식에서는 95.0%의 정확도를 확인했다.
※ Hz(헤르츠): 신호가 1초 동안 반복되는 횟수를 나타내는 단위로, 1kHz는 1초에 1,000번 반복되는 것을 뜻함
이번 연구는 잡음을 이용해 인공 뉴런을 구현하는 데 그치지 않고, 하나의 반도체 뉴런을 필요에 따라 서로 다른 속도의 신호에 맞춰 바꿔 쓸 수 있다는 가능성을 보여줬다. 향후 웨어러블 기기의 움직임 감지부터 음성 인식까지 다양한 시계열 신호를 효율적으로 처리하는 두뇌모사 인공지능 반도체 기술로 활용될 수 있으며, 저전력 뉴로모픽 시스템 구현에도 기여할 것으로 기대된다.
김경민 교수는 “멤리스터에서 발생하는 잡음을 단순한 오차나 불안정성으로 보지 않고 정보처리 자원으로 활용했다는 데 의미가 있다”며 “우리가 만든 뉴런 소자는 단일 하드웨어로 다양한 속도와 주파수의 신호에 맞춰 바꿔 사용할 수 있는 두뇌모사 기술로, 향후 저전력 뉴로모픽 시스템의 신호처리 기술로 활용될 수 있을 것”이라고 말했다.
이번 연구에는 신소재공학과 김도훈 박사가 제1저자로 참여했으며, 연구 결과는 재료 분야 국제 학술지 ‘어드밴스드 머터리얼즈(Advanced Materials, IF: 29.1)’에 8월 5일 게재됐다.
※ 논문명: Noise-Tunable Memristor Enabling Programmable Probabilistic Neurons for Frequency-Selective Time-Series Signal Encoding, DOI: 10.1002/adma.74529
한편, 이번 연구는 이공분야기초연구사업과 PIM인공지능반도체핵심기술개발사업(과학기술정보통신부, 한국연구재단)의 지원을 받아 수행됐다.
2026.08.18 조회수 3261 -
데이터 속도 맞춰 스스로 반응하는 '카멜레온 AI 반도체' 개발
AI 반도체도 이제‘눈치'를 본다. 기존 AI 반도체는 입력 신호에 반응하는 속도와 정보를 기억하는 시간이 한 번 정해지면 바꿀 수 없는‘고정된 반응 특성'을 가졌지만, 이제는 데이터의 변화 속도에 맞춰 스스로 반응하는 시대가 열렸다. 우리 대학 연구진은 이 기술로 시간에 따라 변하는 데이터의 예측 오류를 기존보다 최대 40배 줄였다. 자율주행차와 로봇, 웨어러블 기기의 실시간 AI 성능을 높일 핵심 원천기술로 기대된다.
우리 대학은 전기및전자공학부·반도체공학대학원 최신현 석좌교수 연구팀이 입력되는 데이터의 변화 속도에 따라 반응 특성을 자유롭게 바꿀 수 있는 새로운 AI 반도체 소자‘프로그래머블 동적 멤트랜지스터(Programmable Dynamic Memtransistor, PDM)'와 이를 집적한 어레이를 개발했다고 7일 밝혔다.
멤트랜지스터(Memtransistor)는 정보를 저장하는 메모리(Memory)와 계산을 수행하는 트랜지스터(Transistor)의 기능을 하나로 결합한 차세대 반도체 소자다. 데이터를 계산하면서도 이전 정보를 기억할 수 있어 입력되는 데이터에 맞춰 반응 속도를 조절할 수 있는 것이 특징이다.
현실 세계의 데이터는 모두 같은 속도로 변하지 않는다. 심장 박동이나 음성처럼 매우 빠르게 변하는 정보가 있는가 하면, 날씨나 공장 설비 상태처럼 천천히 변하는 정보도 있다. 하지만 기존 AI 반도체는 입력 신호에 반응하는 속도와 그 상태를 유지하는 시간(시간 응답 특성)이 고정돼 있어, 서로 다른 속도의 데이터를 동시에 효율적으로 처리하는 데 한계가 있었다.
연구팀은 이러한 문제를 해결하기 위해 전기적 정보를 저장하는 층(전하 저장층)과 전자를 저장해 반도체의 반응 속도를 조절하는 층(전자 포획층)을 하나의 트랜지스터 안에 결합한 새로운 구조를 개발했다.
PDM은 데이터가 입력되면 전하 저장층에서 정보를 처리하고, 전자 포획층이 반도체가 원래 상태로 돌아가는 속도를 조절한다. 마치 운전자가 고속도로에서는 속도를 높이고 골목길에서는 속도를 줄이듯, 반도체도 데이터의 변화 속도에 맞춰 가장 적합한 반응 속도를 스스로 선택한다.
실험 결과 연구팀은 반도체가 입력 신호에 반응한 뒤 원래 상태로 돌아오는 시간을 약 5배 범위에서 조절했으며, 빠르게 반복되는 신호를 처리하는 능력(주파수 특성)도 10배 이상 폭넓게 조절할 수 있음을 확인했다.
특히 빠르게 변하는 정보와 느리게 변하는 정보가 함께 포함된 시계열 데이터(Time-series data, 시간의 흐름에 따라 연속적으로 생성되는 데이터) 예측 실험에서는 기존의 고정형 반도체보다 예측 오류를 최대 40배 줄이는 성능을 보였다.
또한 연구팀은 PDM을 여러 개 연결한 어레이(Array, 동일한 반도체 소자를 일정한 형태로 집적한 구조)를 제작해 실험한 결과, 기존 소프트웨어 기반 AI 시스템과 비슷한 정확도를 유지하면서도 훨씬 적은 에너지로 동작하는 것을 확인했다.
이번 기술은 별도의 복잡한 데이터 전처리 없이도 다양한 속도로 변하는 데이터를 효율적으로 처리할 수 있다. 또한 한 번 설정한 반응 특성은 전원을 계속 공급하지 않아도 유지되는 비휘발성(전원이 꺼져도 정보가 유지되는 특성)을 갖춰 에너지 소비를 줄일 수 있다. 여기에 현재 널리 사용되는 상용 반도체 공정(CMOS 공정)과도 호환돼 대량 생산과 상용화 가능성이 높다는 점에서도 의미가 크다.
최신현 석좌교수는 "이번 연구는 데이터의 변화 속도에 맞춰 반도체가 스스로 가장 적합한 방식으로 반응하는 AI 반도체를 구현한 것”이라며 "자율주행차와 로봇, 웨어러블 기기 등 다양한 AI 기기의 성능은 높이고 전력 소모는 줄이는 핵심 기술이 될 것으로 기대한다”고 말했다.
이번 연구는 KAIST 반도체공학대학원 김대원 박사과정이 제1저자로 참여했으며, 조윤호, 서석호, 김유진, 박시온, 장태환, 박채빈이 공동저자로 참여했다. 또한 삼성전자 반도체연구소 오영택 연구원과 이재덕 Fellow가 공동저자로 참여했으며, 최신현 교수가 교신저자를 맡았다. 연구 결과는 세계적인 권위의 국제학술지 ‘네이처 커뮤니케이션스(Nature Communications)’에 7월 게재됐다.
※논문명: Programmable memtransistor array with temporal dynamics modulation for efficient time-series data processing,
DOI : https://doi.org/10.1038/s41467-026-75211-5
본 연구는 과학기술정보통신부 한국연구재단 신소자원천기술개발사업, 정보통신기획평가원 ETRI연구개발지원사업, 산업통상자원부 한국산업기술진흥원(KIAT) 산업혁신인재성장지원사업, 삼성전자 등의 지원을 받아 수행되었다.
2026.08.07 조회수 5845 -
150℃ 낮은 온도에서 차세대 반도체 ‘결 맞춰’ 쌓는 새 제조기술 개발
미래 반도체는 서로 다른 기능을 가진 소재를 한 칩에 층층이 쌓아 만든다. 그러나 소재를 쌓는 데 필요한 높은 열로 아래층이 손상되는 것이 큰 걸림돌이었다. 우리 대학을 비롯한 국내외 공동연구진이 150℃의 낮은 온도에서도 반데르발스 소재(원자층을 종이처럼 얇게 겹친 차세대 2차원 반도체 소재) 위에 새로운 반도체를 손상 없이 정밀하게 쌓는 기술을 개발했다. 차세대 AI·저전력 반도체와 광전자소자 개발의 새로운 길을 연 성과로 평가된다.
우리 대학은 생명화학공학과 서준기 교수 연구팀이 한양대학교(총장 이기정) 송봉근 교수 연구팀, 미국 라이스대학교(Rice University) 이모 한(Yimo Han) 교수 연구팀과 공동으로 원자층증착법(ALD, 반도체 원료를 차례로 공급하여 두께를 원자 수준으로 조절하면서 균일한 박막을 쌓는 기술)을 이용한 새로운 반도체 제조기술을 개발했다고 27일 밝혔다.
연구팀이 주목한 것은 반데르발스 소재다. 반데르발스 소재는 원자층이 여러 장 겹쳐 있지만 층과 층 사이가 약하게 붙어 있어 종이처럼 얇게 떼어낼 수 있는 2차원 반도체 소재다. 서로 다른 소재를 자유롭게 겹칠 수 있어 차세대 AI 반도체와 초저전력 반도체의 핵심 소재로 주목받고 있다.
하지만 표면이 매우 안정적이어서 새로운 반도체를 원하는 방향으로 가지런히 성장시키기 어려웠다. 특히 온도를 낮추면 원자들이 여기저기 흩어져 자라기 때문에 성능이 좋은 반도체를 만들기 쉽지 않았다.
연구팀은 차세대 반도체 소재로 주목받는 텔루륨(Te)을 포함한 전구체(Precursor, 반도체를 만드는 원료 분자)가 표면을 자유롭게 이동하며 가장 안정한 위치를 스스로 찾아 박막을 이루도록 하는 새로운 방법을 개발했다. 텔루륨은 전기를 한 방향으로 잘 전달하는 특성과 빛을 효과적으로 제어하는 광전자 특성을 함께 갖춰 차세대 반도체와 광검출기, LED 등 광전자 소자의 핵심 소재로 주목받고 있다.
이를 통해 연구팀은 150℃의 낮은 온도에서도 원자층증착법(ALD)를 통해 텔루륨을 반데르발스 소재(원자층이 종이처럼 여러 장 겹쳐 있는 차세대 2차원 반도체 소재) 위에 아래층 결정의 원자 배열을 따라 질서 있게 성장하는 에피택시(Epitaxial Growth)를 구현하는 데 성공했다. 에피택시 성장은 아래층 결정 구조를 따라 새로운 반도체가 원자 단위로 정밀하게 자라는 고품질 반도체 제조 기술이다. 이는 벽돌을 아무렇게나 쌓는 것이 아니라 모든 벽돌을 같은 방향으로 반듯하게 쌓는 것과 같아, 전기가 더 잘 흐르고 반도체 성능도 높일 수 있다.
또한 이 기술을 이셀레늄화 텅스텐(WSe₂), 이황화 몰리브덴(MoS₂), 이셀레늄화 레늄(ReSe₂), 운모(Mica) 등 다양한 반데르발스 소재에도 적용할 수 있음을 확인했다. 즉, 특정 소재 하나에만 적용되는 기술이 아니라 여러 종류의 차세대 반도체 소재에도 폭넓게 활용할 수 있음을 보여줬다.
연구팀은 이렇게 만든 반도체로 트랜지스터(전류의 흐름을 제어하는 반도체의 핵심 소자)와 광전자소자(빛을 감지하거나 빛을 내는 반도체 소자)도 직접 제작했다. 즉, 새로운 제조기술이 연구실 수준에 머무르지 않고 실제 반도체 소자 제작에도 활용될 수 있음을 입증한 것이다.
서준기 교수는 "이번 연구는 낮은 온도에서도 반데르발스 소재 위에 고품질 반도체를 손상 없이 성장시킬 수 있다는 것을 처음 보여준 성과”라며 "앞으로 다양한 차세대 반도체를 하나의 칩 위에 자유롭게 집적하는 핵심 제조기술로 활용될 것으로 기대한다”고 말했다.
KAIST 김창환 박사과정생이 제1저자로, 서준기 교수가 교신저자로 참여한 이번 연구 결과는 국제 학술지 ‘사이언스 어드밴시스(Science Advances)’7월 24일 자에 게재됐다.
※ 논문명: Van der Waals template-encoded soft epitaxy of tellurium enabled by atomic layer deposition, DOI: 10.1126/sciadv.aef1430
※ 저자 정보: 김창환(KAIST·UNIST, 제1저자), 서준기(KAIST, 교신저자)
이번 연구는 과학기술정보통신부가 지원하는 한국연구재단의 우수신진연구사업, PIM 인공지능반도체 핵심기술개발(소자)사업, 개척연구사업 및 박사과정생 연구장려금의 지원을 받아 수행됐다.
2026.07.27 조회수 4201 -
IDEC·삼성전자, 국내 반도체 인재에 14나노 FinFET 첨단 반도체 공정 최초 지원
우리 대학은 국내 대학 연구실에서도 삼성전자의 14나노 FinFET(Fin Field Effect Transistor, 핀 전계효과 트랜지스터) 첨단 공정을 활용해 실제 반도체 칩을 설계·제작하고 성능까지 검증할 수 있는 길이 열렸다고 16일 밝혔다.
그동안 높은 제작 비용과 인프라 한계로 대학이 접근하기 어려웠던 첨단 공정을 교육과 연구 현장에 개방함으로써, 국내 시스템반도체 교육이 이론 중심에서 실제 산업 현장 중심으로 한 단계 도약할 것으로 기대된다.
이를 위해 KAIST 반도체설계교육센터(IC Design Education Center, 이하 IDEC)는 지난 15일 IDEC 동탄교육장에서 삼성전자와 '시스템반도체 14나노 공정 지원'을 위한 협약을 체결했다. 이번 협약은 정부 지원사업인 '반도체핵심IP 설계전문인력양성사업'을 기반으로 추진됐으며, 국내 대학원생과 연구자들에게 첨단 공정 기반의 설계와 칩 제작 경험을 제공해 대학의 시스템반도체 설계 교육을 실전 중심으로 강화하는 것이 목적이다.
1995년 설립된 KAIST IDEC은 국내 시스템반도체 설계 전문인력 양성을 선도해 온 연구센터다. 이번 14나노 공정 지원을 위해 고사양 서버와 첨단 설계 툴을 갖춘 전용 설계 인프라를 구축했으며, 14나노 공정 설계 기술을 지원할 전문 연구인력도 배치해 전국 대학 연구실이 공동으로 활용할 수 있는 지원 체계를 마련했다.
반도체 칩 제작은 설계한 회로를 실제 웨이퍼에 구현하고 성능을 검증하는 핵심 과정이다. 그러나 첨단 공정은 높은 제작 비용과 전문 설계 환경이 필요해 개별 대학이 독자적으로 활용하기 어려웠다. 특히 이번에 지원되는 14나노 FinFET 공정은 한 차례 칩 제작에 약 60억 원이 소요되는 첨단 공정으로, 대학에서는 사실상 접근이 어려운 기술이었다.
FinFET(Fin Field Effect Transistor, 핀 전계효과 트랜지스터)은 반도체 내부에서 전류가 흐르는 통로를 물고기 지느러미(fin)처럼 입체적으로 세운 구조의 트랜지스터 기술이다. 기존 평면 구조보다 전류를 더욱 정밀하게 제어할 수 있어 같은 면적에서도 성능을 높이고 전력 소모를 줄일 수 있으며, 스마트폰 AP(Application Processor, 애플리케이션 프로세서), 인공지능(AI) 반도체, HPC(High Performance Computing, 고성능 컴퓨팅) 등 빠른 연산과 낮은 전력 소모가 동시에 필요한 첨단 시스템반도체에 널리 활용된다.
삼성전자는 연간 MPW(Multi-Project Wafer, 여러 설계팀의 칩을 하나의 웨이퍼에 함께 제작하는 방식)를 통해 ▲14나노 FinFET 공정 1회(48개)를 비롯해 ▲28나노 LPP(Low Power Plus, 저전력 공정) 2회(96개) ▲28나노 FD-SOI(Fully Depleted Silicon-On-Insulator, 완전 공핍 실리콘 절연막 기반 공정) 1회(48개) ▲130나노 BCDMOS(Bipolar-CMOS-DMOS, 바이폴라·CMOS·DMOS를 결합한 고전압 아날로그 공정) 2회(40개) 등 다양한 공정 기반의 칩 제작을 지원한다.
이를 통해 향후 5년간 총 1,160개의 칩 제작 기회가 국내 대학에 제공되며, 매년 약 600명의 대학원생과 연구자가 실제 칩 설계와 제작·검증 과정에 참여할 것으로 예상된다.
14나노 공정은 2025년 시범 프로그램을 통해 사전 준비와 공정 안정성 검증을 마쳤다. 이번 협약으로 전국 대학 연구실은 KAIST IDEC이 구축한 첨단 설계 환경을 공동으로 활용해 14나노급 칩 설계와 제작에 도전할 수 있게 됐다. 높은 제작 비용과 설계 환경 구축 부담으로 첨단 공정 참여가 쉽지 않았던 대학 연구 현장에도 실질적인 교육·연구 기회가 확대될 것으로 기대된다.
삼성전자 박상훈 상무는 "반도체 산업 전반에서 전문인력 수요가 지속적으로 증가하고 있다"며 "우수한 설계 인재를 육성하는 일은 국가 반도체 산업 경쟁력을 높이는 중요한 기반인 만큼 지원을 확대하게 됐다. 이번 협력이 삼성전자뿐 아니라 국내 반도체 생태계 전반에도 도움이 되기를 기대한다"고 말했다.
박인철 KAIST IDEC 소장은 "이번 14나노 공정 지원 협약은 학생들이 산업 현장에서 활용되는 첨단 공정 환경에서 실제 칩을 설계하고 제작·검증까지 경험할 수 있는 중요한 계기"라며 "산업계와의 협력을 바탕으로 국내 시스템반도체 전문인력 양성 기반을 지속적으로 확대해 나가겠다"고 밝혔다.
2026.07.16 조회수 3821 -
반도체 속 '전기 병목현상' 해결 실마리 찾았다
반도체 안에서 전기가 흐르는 길목이 막히면 성능이 떨어지고 전력 낭비가 커진다. 국내 연구진이 이러한 ‘전기 병목현상’을 해결할 수 있는 새로운 구조를 개발하고, 전기가 끊김 없이 흐르는 모습을 세계 최초로 확인했다. 이번 성과는 AI 반도체와 초저전력 반도체 등 미래 반도체의 성능과 전력 효율을 높일 핵심 원천기술로 기대된다.
우리 대학은 신소재공학과 홍승범 교수 연구팀이 신소재공학과 강기범 교수, 성균관대학교(총장 유지범) 조성범 교수 연구팀과 공동으로 차세대 반도체 소자로 주목받는 2차원 소재(원자 한두 층 두께의 초박막 소재)에서 전기가 막힘없이 흐르는 새로운 구조를 구현하고, 이를 나노미터(㎚, 10억분의 1m) 수준에서 직접 관찰할 수 있는 분석 플랫폼을 개발했다고 13일 밝혔다.
반도체는 금속 전극과 반도체가 만나는 경계에서 접촉 저항(Contact Resistance, 서로 다른 두 물질이 맞닿는 경계에서 전기가 흐를 때 발생하는 저항) 때문에 성능이 떨어지고 전력 손실이 발생한다. 특히 반도체가 점점 작아질수록 접촉 저항의 영향은 더욱 커져 차세대 반도체 개발의 가장 큰 기술적 난제로 꼽혀왔다.
연구팀은 기존처럼 금속 전극을 반도체 위에 붙이는 대신, 하나의 2차원 소재 안에서 준금속(금속처럼 전기가 잘 흐르는 성질)과 반도체 영역을 연속적으로 구현했다. 같은 소재 안에서 두 영역이 자연스럽게 이어지도록 만들어 전류가 경계에서 막히지 않고 흐를 수 있음을 세계 최초로 입증했다.
즉, 원자층 두께의 2차원 소재인 백금 다이셀레나이드(PtSe₂, Platinum Diselenide) 하나의 박막 안에서 준금속 영역과 반도체 영역을 연속적으로 구현했다. 같은 소재 안에서 두 영역이 자연스럽게 이어지는 단일체(Monolithic, 하나의 소재를 끊김 없이 연속적으로 형성한 구조)를 구현함으로써 전류가 경계에서 막히지 않고 흐를 수 있는 새로운 구조를 제시했다.
연구팀은 원자힘현미경(AFM, Atomic Force Microscope, 탐침을 이용해 표면과 전기적 특성을 원자 수준까지 측정하는 현미경)을 활용해 박막 내부에서 전하가 이동하는 모습을 나노미터 수준에서 직접 시각화했다.
그 결과 준금속 영역에서 반도체 영역으로 전류가 이동할 때 흐름이 막히거나 방향이 꺾이는 ‘전기 병목현상’ 없이 자연스럽게 이어지는 것을 세계 최초로 확인했다. 이는 단일체 계면이 전류의 흐름을 방해하지 않는다는 사실을 실험적으로 입증한 첫 사례다.
나아가 연구팀은 반도체 영역에 실제 트랜지스터(전류의 흐름을 제어하는 반도체의 기본 소자)처럼 전기장을 가해 동작을 검증했다. 그 결과 금속-반도체가 결합된 구조에서 전류의 흐름을 안정적으로 제어할 수 있음을 확인해 차세대 전자소자로서의 활용 가능성도 입증했다.
이번 연구는 2차원 소재를 이용한 차세대 반도체 소자의 접촉 저항을 획기적으로 줄일 수 있는 원천기술로, 향후 AI 반도체, 초저전력 반도체, 차세대 로직 반도체 등 미래 반도체 기술 개발에 폭넓게 활용될 것으로 기대된다.
홍승범 교수는 “이번 연구는 2차원 반도체 계면에서 전류가 흐르는 모습을 나노미터 수준에서 직접 확인한 세계 최초의 사례”라며 “단일체 계면이 전류의 흐름을 방해하지 않는다는 사실을 실험적으로 입증한 만큼, 다양한 차세대 반도체의 접촉 저항 문제를 해결하는 핵심 원천기술로 활용될 것으로 기대한다”고 말했다.
이번 연구는 KAIST 신소재공학과 김연규 박사과정, 견민승 박사와 성균관대학교 홍지훈 박사과정이 공동 제1저자로 참여했으며, 재료과학 분야 국제학술지 『매터(Matter)』 2026년 7월호에 게재됐다.
※논문명: Nanoscale imaging of charge transport across the semimetal-semiconductor interface in monolithic platinum diselenide, DOI: https://doi.org/10.1016/j.matt.2026.102873
이번 연구는 과학기술정보통신부와 한국연구재단의 STEAM연구사업 및 나노소재기술개발사업의 지원을 받아 수행됐다.
2026.07.13 조회수 4165