본문 바로가기
대메뉴 바로가기
KAIST
뉴스
유틸열기
홈페이지 통합검색
-
검색
ENGLISH
메뉴 열기
%EB%A7%88%EC%8A%A4%ED%81%AC+%EC%9E%AC%EC%82%AC%EC%9A%A9%EC%9D%84+%ED%86%B5%ED%95%9C+SoC+%EC%84%A4%EA%B3%84+%EB%B9%84%EC%9A%A9+%EA%B0%90%EC%86%8C+%EA%B8%B0%EB%B2%95
최신순
조회순
전기전자 신영수 교수, 국제심포지움 최고논문상
우리학교 전자전산학과 신영수(辛英洙.38) 교수가 최근 미국 산호세(San Jose)에서 열린 고품질 전자설계에 관한 국제학회에서 마스크 재사용을 통한 SoC 설계 비용 감소 기법 이라는 제목의 논문으로 "최고논문상"을 수상했다. "최고 논문상(Best Paper Award)"은 VLSI 설계 분야에서의 뛰어난 업적을 인정하여 국제전기전자기술협회(IEEE) 컴퓨터연구회(Computer Society)가 수여하는 상으로 신 교수는 고성능, 고집적 SoC를 저가에 제작할 수 있는 새로운 설계방법을 제안하여 수상의 영예를 안았다. 고품질 전자설계에 관한 국제심포지움(ISQED, International Symposium on Quality Electronic Design)은 VLSI 설계의 고품질설계(Design for Quality), 신뢰성(Reliability), 설계방법론(Design Methodology) 등을 다루는 학술행사로 2000년에 시작하여 올해로 6번째를 맞이했다. 지난달 21일부터 23일까지 미국 산호세(San Jose)에서 개최된 이번 행사에서는 총 83편의 논문이 발표됐다. 수상 개요 논문제목 : A Mask Reuse Methodology for Reducing System-on-a-Chip Cost (마스크 재사용을 통한 SoC 설계 비용 감소 기법) 논문저자 : 신영수 (전기 및 전자공학 전공 교수) 논문내용 : SoC (System-on-a-Chip)와 같은 고집적 회로의 제작비용은 크게 설계비용, 마스크 제작비용, 공정비용 등으로 나눌 수 있는데 반도체 공정기술의 발달과 함께 이 모든 요소들이 급격히 증가하고 있다. 본 논문의 내용은 SoC의 구성요소(코어 또는 IP)들을 사전에 개별적인 마스크로 제작해 둔 다음 칩의 플로어플랜에 따라 마스크 정렬을 통해 전체 칩을 제작하는 방법으로서 설계시간 감소와 마스크 제작비용 절감을 통해 SoC를 저가에 제작할 수 있는 획기적인 방법이다. 최우수 논문상 선정 이유 : 고성능, 고집적 SOC를 저가에 제작할 수 있는 새로운 설계방법을 제안했기 때문이다.
2005.04.05
조회수 19825
<<
첫번째페이지
<
이전 페이지
1
>
다음 페이지
>>
마지막 페이지 1
