< (왼쪽부터) 박인철 KAIST 전기및전자공학부 교수, 박성훈 삼성전자 상무 >
우리 대학이 삼성전자와 ‘130nm BCDMOS 공정 지원' 협약을 23일 오후 체결한다.
삼성전자가 반도체 설계 전문 인재 양성을 위해 지원하는 BCDMOS(복합고전압소자: Bipolar-CMOS-DMOS)*는 고전압과 고속 동작이 필요한 전력 관리 응용 분야에 적합한 공정이다.
이번 협약을 바탕으로 130nm(나노미터) BCDMOS 8인치 공정을 올해 하반기부터 도입해 국내 반도체 전공 석·박사 과정 학생에게 칩 제작 기회를 제공한다.
이를 위해, 우리 대학 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)는 130nm BCDMOS 공정을 위한 설계 전자설계자동화툴(EDA Tool)과 기술 지원 환경을 마련했다.
IDEC은 삼성전자와 협력해 2021년부터 28nm 로직** 공정 칩 제작 기회를 학생들에게 제공하고 있으며, 지난해 28nm FD-SOI***공정 지원도 추가했다.
올해 제공된 28nm 공정에는 30개 대학 160개 팀, 800여 명의 학생이 설계에 참여해 칩을 제작 중이다. 이번 협약으로 추가된 130nm BCDMOS 공정에는 올해 하반기 20개 팀을 시작으로 내년부터 2년간 상하반기 각 20개 팀이 칩 제작에 참여할 수 있게 됐다. 반도체 칩 제작은 대학원생들이 이론으로 설계한 도면을 실제 웨이퍼에 구현하여 실물을 만드는 중요한 과정이다. 실물 칩을 제작하면 설계의 정확성과 효율성을 검증할 수 있지만, 비용이 최소 3천만 원 이상 소요돼 학생들이 외부 지원 없이 칩 제작을 경험하기는 어려운 실정이다.
박인철 IDEC 소장은 “이번 삼성전자의 130nm BCDMOS 공정 지원은 해당 분야를 연구하는 대학에 실질적인 제작 기회를 제공해 연구 성과를 향상하는 데 크게 기여할 것으로 기대된다”라고 말했다.
이어, “특히 전력 관리와 고속 통신 분야에서 중요한 역할을 하는 공정으로 혁신적인 기술 개발로 이어질 수 있는 환경이 마련돼, 제작에 참여한 학생은 기술 개발의 경쟁력을 갖춘 전문 설계 인력으로 성장하게 될 것”이라고 덧붙였다.
23일 오후 우리 대학 IDEC 동탄교육장에서 열리는 협약식에는 박인철 소장과 박상훈 삼성전자 상무 등 양 기관의 주요 인사들이 참석한다. 협약식과 함께 2024년 하반기 130nm BCDMOS 공정에 참여하는 13개 대학의 19팀을 대상으로 설계설명회도 개최된다.
한편, KAIST IDEC은 1995년에 설립돼 시스템반도체 분야의 전문인력을 양성해왔다. 지난 29년간 삼성전자와 협력해 2천 219개 설계팀에 칩 제작 기회를 제공해 총 8천 1백여 명의 반도체 전문인력을 배출해 산업계와 학계의 발전을 도모했다.
2021년부터는 산업통상자원부의 '차세대 시스템반도체 설계 전문인력 양성 사업'을 수행하고 있으며, 2026년까지 정부 자금 170억을 지원받아 전국 대학 석·박사급 학생에게 반도체 칩 설계와 제작 환경을 제공할 계획이다.
양 기관은 이번 협약을 통해 두 기관은 반도체 전문 인력 양성을 위한 협력을 더욱 강화할 계획이다.
우리 대학 전산학부 구주일(지도교수: 성민혁) 박사과정 학생은 지난 8월 29일 삼성전자 DS부문 산학협력 교류회에서 최우수 논문상을 수상했다. 해당 시상식은 매년 삼성전자와 국내 주요 대학 간 산학협력 성과를 공유하고, 반도체, 인공지능, 바이오, 생명화학공학, 로봇공학 등 다양한 첨단 분야에서 혁신적인 연구를 수행한 연구자들을 격려하기 위해 열린다. 구주일 학생이 최우수 논문상으로 수상한 “Posterior Distillation Sampling” 논문은 세계 최고 권위의 컴퓨터 비전 학회인 Conference on Computer Vision and Pattern Recognition (CVPR 2024)에 게재되었으며, 해당 학회에서 열린 6개의 워크숍에서도 우수성을 인정받아 발표되었다. 본 연구는 텍스트 기반 2D 이미지 생성 모델을 활용해 3D 데이터 (NeRF, 3D Gaussian Splatting)와 벡터기반이미지(SVG) 같은
2024-11-29우리 대학이 반도체 인재 양성을 위한 지원을 확대하기 위해 삼성전자와 '시스템반도체(28나노 FD-SOI* MPW**) 추가 제작 지원' 협약식을 21일 오후 개최했다. * FD-SOI(Fully Depleted-Silicon on Insulator 완전 공핍형 실리콘 온 인슐레이터): 모바일 기기, 사물인터넷(IoT) 장치, 웨어러블 디바이스 등의 저전력 및 무선 통신 시스템 분야의 설계에 적합한 반도체 칩 ** MPW(Multi-Project Wafer): 한 장의 원판(wafer)에 다양한 종류의 반도체를 찍어내는 방식우리 대학은 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)가 주도해 산업통상자원부가 지원하는 '차세대 시스템반도체 설계 전문인력 양성 사업'을 2021년부터 수행하고 있다. 5년간 총 170억 원의 정부 지원금을 투입해 전국 대학의 석·박사급 학생들을 대상으로 반도체 칩 설계부터 제작에 이르는
2023-06-21우리 대학은 삼성전자와 '삼성전자 로보틱스 인재양성 프로그램(로봇 트랙) 협약'을 13일 체결했다. 이날 협약식에는 전경훈 삼성리서치 사장과 이승섭 교학부총장 등이 참석했다.이 프로그램은 채용연계형 석사 과정으로, 우리 대학과 삼성전자는 2023학년도부터 매년 10명의 장학생을 선발한다. 심화된 이론과 실무 역량을 겸비할 수 있는 로보틱스 관련 커리큘럼이 진행될 예정이다. 학생들은 재학 기간 동안 등록금과 학비 보조금 등 산학장학금을 지원받고, 학위 취득과 동시에 삼성전자에 입사하게 된다. 또한 삼성전자 현장실습, 로봇 학회와 해외 전시회 참관의 기회도 제공받는다.전경훈 삼성리서치 사장은 "빠르게 성장하는 로봇 시장의 변화에 발맞춰 로봇 분야에 전문화된 인재 양성을 위해 프로그램을 신설했다"라며, "로봇을 차세대 신성장동력으로 육성하기 위해 적극 지원하겠다"고 말했다. 이승섭 부총장은 "최근 미래산업인 로봇관련 기술의 중요성이 주목받으며 관련 기술의 급격한 발전이 이
2023-02-14우리 대학이 25일 '시스템반도체설계 실무인력양성과정' 1기 수료식을 개최했다. KAIST IDEC 동탄 교육장에서 열린 '시스템반도체설계 실무인력양성과정' 1기 수료식에서는 우리 대학 개교 이래 첫 마이크로디그리가 수여됐다. '시스템반도체설계 실무인력양성과정'은 KAIST 반도체설계교육센터(소장 박인철, IDEC)가 지난 8월 개설했다. 산업 현장에 투입할 수 있는 실무 인력 양성을 목표로 아날로그 트랙 40명, 디지털 칩 설계 특화 트랙 40명 등 총 80명을 선발해 16주 동안 반도체 설계 전문 교육을 진행했다. 1기 교육생 중 교육과정의 85% 이상을 출석하고 과목별 평가에 통과한 62명이 정규 학위와 구분되는 별개의 미니 학위인 마이크로디그리와 IDEC 수료증을 받았다. 첫 마이크로디그리의 주인공이 된 김유연 씨(25, 경희대 전자공학과 졸업)는 "실습 문제를 해결하기 위해 머리를 맞대준 강사진과 진로에 대한 고민을 함께 나눠준 동기들 덕분에 첫 번
2022-11-28우리 대학이 국내 반도체 팹리스(설계 전문회사)의 만성적인 인력 부족 현상을 해소하기 위해 외부 교육장을 개소하고 실무 인력 양성에 나선다. KAIST 반도체설계교육센터(소장 박인철, 이하 IDEC)는 4일 'KAIST IDEC 동탄 교육장 개소식 및 시스템반도체설계 실무인력양성과정 제1기 입교식'을 개최했다. KAIST IDEC 동탄 교육장은 지난해 11월 체결한 화성시와 KAIST 간 업무협약을 바탕으로 설치됐다. 롯데백화점 동탄점이 화성시에 기부한 KAIST-화성 사이언스 허브에 입주하며, 산업계가 필요로 하는 시스템반도체 설계 교육센터를 운영하고 관련 교육과정을 개발할 예정이다. 이날 행사에서는 교육장 개소식과 함께 시스템반도체설계 실무인력양성과정 제1기 입교식이 개최됐다. 시스템반도체설계 실무인력양성과정은 산업현장에 투입할 수 있는 실무 인력을 양성하는 중·장기 교육 프로그램이다. 이를 위해, 지난 6월 말부터 수강생을 모집했다. 당초 40명을 선발할 예
2022-08-04