- KAIST 김상욱 교수, 세계 최고의‘분자조립’기술력 활용해 휘어지는 대용량 반도체 원천기술 확보 -
우리 학교 신소재공학과 김상욱 교수 연구팀이 원하는 형태로 분자가 스스로 배열하는 ‘분자조립’ 기술을 활용해 유연한 그래핀 기판 위에 양산중인 반도체 패턴의 최고 수준인 20nm(나노미터)급 초미세 패턴을 구현하는데 성공했다.
이번 기술 개발로 향후 유연하게 휘어지면서도 많은 양의 데이터를 저장할 수 있는 반도체를 구현할 수 있어 고성능 플렉시블 전자기기 개발에 도움이 될 것으로 학계는 기대하고 있다.
이와 함께 연성소재의 특성을 이용해 초미세 패턴을 형성하기 어려운 3차원 굴곡진 기판에서도 자유롭게 구현하는데 성공, 다양한 응용소자에 활용할 수 있는 것은 물론 화학 반응으로 물질을 섞어주기만 하면 원하는 형태로 스스로 배열해 고가의 장비가 필요하지 않아 반도체 제작비용이 훨씬 저렴해질 것으로 전망된다.
이번 연구의 핵심 기술인 ‘분자조립’이란 플라스틱, 액정, 생체분자 등과 같이 딱딱하지 않고 유연한 연성소재의 고분자를 원하는 형태로 스스로 배열하게 해 기존에 만들기 어려웠던 작은 나노구조물을 효율적으로 만드는 기술이다. 마치 물과 기름이 서로 섞이지 않는 것과 같이 서로 다른 두 고분자가 상분리되어 섞이지 않는다는 점을 이용하는 것이다.
연구팀은 기계적 물성이 우수하고 원하는 기판에 쉽게 옮길 수 있는 그래핀 위에 ‘블록공중합체’라는 분자조립기술을 통해 초미세 패턴을 형성한 후, 이를 3차원 기판 혹은 PET(폴리에틸렌테레프탈레이트), PDMS(폴리디멜틸실론산) 등과 같은 플렉시블 기판에 옮겨 자유롭게 3차원 혹은 플렉시블 기판에 구조물을 구현했다.
김상욱 교수는 이번 연구에 대해 “지금까지 발표된 휘어지는 반도체는 온도에 취약한 플라스틱 기판을 사용해 극한 공정조건을 극복해낼 수 없어 상용화에 어려움이 많았다”며 “이번 기술은 기계적 물성이 우수한 그래핀을 회로 기판으로 적용하는 데 성공한 획기적인 연구성과”라고 말했다.
김 교수는 이어 “이번 연구에 대해 세계적으로 많은 관심을 받아 3월 20일 열리는 미국 물리학회에서 초청 강연을 할 예정”이라며 “이번에 개발한 원천기술을 바탕으로 후속 연구를 진행해 반도체 회로와 같이 복잡한 회로의 설계에 도전할 것”이라고 포부를 밝혔다.
한편, 교육과학기술부 글로벌프론티어사업 다차원 스마트 IT 융합시스템 연구단의 지원을 받아 수행된 이번 연구결과는 재료분야 세계적 학술지 ‘어드밴스드 머터리얼스(Advanced Materials)’ 3월 6일자에 실렸다.
그림1. 제작공정
1. 스핀 코딩이라는 도포법을 사용해 그래핀 박막을 형성
2. 그래핀 박막 위에 블록공중합체를 형성
3. 블록공중합체을 식각 또는 패턴 전사법을 통해 나노 구조를 형성
4. 그래핀을 전사층으로 활용해 다양한 기판에 나노 구조를 형성
그림2. 블록공중합체 분자조립기술
블록공중합체 분자조립기술은 물과 기름이 서로 섞이지 않은 것과 같이 서로 다른 두 고분자가 섞이지 않는다는 점을 이용한 기술이다. 물과 기름의 경우, 서로 섞이려고 하지 않는 물질이기 때문에, 물과 기름은 혼합하게 되면, 물을 물끼리 어울려 덩어리 지고, 기름은 기름끼리 어물려 덩어리가 지게 된다. 하지만, 물과 기름이 서로 떨어질 수 없게끔 결합이 되어 있다고 가정하면, 다른 현상이 예상된다. 동일하게 물은 물끼리 있으려 하고 기름은 기름끼리 있으려고 하지만, 물 옆에는 결합된 기름이 있게 된다. 따라서 물과 기름의 거대한 두 덩이리가 형성되는 것이 아니라, 매우 미세하게 물과 기름이 번갈아가면서 형성되게 된다. 동일하게 블록공중합체에서는 화학적으로 서로 다른 고분자가 공유 결합이라는 쉽게 깨지지 않은 결합을 통해 연결되어 있다., 따라서, 결합된 물과 기름에서와 동일하게 미세한 크기의 상분리가 일어나게 된다. 이러한 구조의 크기는 대개 고분자의 크기에 의해 결정되면, 머리카락 크기의 1/10000 수준으로 매우 미세하며 주기적인 패턴을 형성하게 된다. 패턴의 형태는 서로 다른 고분자의 비율에 따라 구, 원통형, 판형 등으로 나타난다.
그림3. 플렉시블 기판 상에 옮겨진 금 나노 구조체
우리 대학이 국내 반도체 팹리스(설계 전문회사)의 만성적인 인력 부족 현상을 해소하기 위해 외부 교육장을 개소하고 실무 인력 양성에 나선다. KAIST 반도체설계교육센터(소장 박인철, 이하 IDEC)는 4일 'KAIST IDEC 동탄 교육장 개소식 및 시스템반도체설계 실무인력양성과정 제1기 입교식'을 개최했다. KAIST IDEC 동탄 교육장은 지난해 11월 체결한 화성시와 KAIST 간 업무협약을 바탕으로 설치됐다. 롯데백화점 동탄점이 화성시에 기부한 KAIST-화성 사이언스 허브에 입주하며, 산업계가 필요로 하는 시스템반도체 설계 교육센터를 운영하고 관련 교육과정을 개발할 예정이다. 이날 행사에서는 교육장 개소식과 함께 시스템반도체설계 실무인력양성과정 제1기 입교식이 개최됐다. 시스템반도체설계 실무인력양성과정은 산업현장에 투입할 수 있는 실무 인력을 양성하는 중·장기 교육 프로그램이다. 이를 위해, 지난 6월 말부터 수강생을 모집했다. 당초 40명을 선발할 예
2022-08-04인공지능 반도체(이하 AI 반도체)가 국가적인 전략기술로 두드러지면서 KAIST의 관련 성과도 주목받고 있다. 과학기술정보통신부는 지난해 2030년 세계 AI 반도체 시장 20% 점유를 목표로 인공지능 반도체 지원사업에 본격적으로 착수한 바 있다. 올해에는 산학연 논의를 거쳐 5년간 1조 200억 원을 투입하는 `인공지능 반도체 산업 성장 지원대책'으로 지원을 확대했다. 이에 따라 AI 반도체 전문가 양성을 위해 주요 대학들의 행보도 분주해졌다. KAIST는 반도체와 인공지능 양대 핵심 분야에서 최상급의 교육, 연구 역량을 쌓아 왔다. 반도체 분야에서는 지난 17년 동안 메사추세츠 공과대학(이하 MIT), 스탠퍼드(Stanford)와 같은 세계적인 학교를 제치고 국제반도체회로학회(이하 ISSCC, International Solid State Circuit Conference)에서 대학 중 1위를 지켜 왔다는 점이 돋보인다. ISSCC는 1954년 설립된 반도체 집적회로 설계
2022-08-04우리 대학 전기및전자공학부 김상현 교수 연구팀이 *모놀리식 3차원 집적의 장점을 활용한 1,600PPI*에 상응하는 마이크로LED 디스플레이를 구현하는 데 성공했다고 29일 밝혔다. 1,600 PPI는 초고해상도 증강현실(AR)/가상현실(VR) 디스플레이에 적용 가능한 해상도로써 2020년 출시된 오큘러스(Oculus) 社(現 메타(Meta))의 메타 퀘스트 2(Meta quest 2, 442 PPI)의 3.6배에 해당하는 디스플레이 해상도다. ☞ 모놀리식 3차원 집적: 하부 소자 공정 후, 상부의 박막층을 형성하고 상부 소자 공정을 순차적으로 진행함으로써 상하부 소자 간의 정렬도를 극대화할 수 있는 기술로 궁극적 3차원 집적 기술로 불린다. ☞ PPI: Pixel per Inch. 디스플레이에서 1인치에 포함되는 픽셀의 갯수 전기및전자공학부 박주혁 박사과정과 금대명 박사가 제1 저자로 주도하고 백우진 박사과정과 대만의 제스퍼 디스플레이(Jasper Display)의 존슨
2022-07-29우리 대학 전기및전자공학부 유회준 교수 연구팀이 인공지능의 실시간 학습을 모바일 기기에서 구현, 고정확도 인공지능(AI: Artificial Intelligent) 반도체*를 세계 최초로 개발했다고 23일 밝혔다. * 인공지능 반도체 : 인식·추론·학습·판단 등 인공지능 처리 기능을 탑재하고, 초지능·초저전력·초신뢰 기반의 최적화된 기술로 구현한 반도체 연구팀이 개발한 인공지능 반도체는 저비트 학습과 저지연 학습 방식을 적용해, 모바일 기기에서도 학습할 수 있다. 특히 이번 반도체 칩은 인공지능의 예상치 못한 성능 저하를 막을 수 있는 실시간 학습 기술을 성공적으로 구현했다. 전기및전자공학부 한동현 박사과정이 제1 저자로 참여한 이번 연구는 지난 6월 12일부터 15일까지 인천 연수구 송도 컨벤시아에서 개최된 국제 인공지능 회로 및 시스템 학술대회(AICAS)에서 발표됐으며 응용 예시를 현장에서 시연했고,
2022-06-23우리 대학 신소재공학과 전석우 교수와 신종화 교수 공동연구팀이 차세대 반도체 공정 핵심기술인 3차원의 나노구조를 단일 노광으로 효율적으로 제작하는 방법을 개발했다고 27일 밝혔다. 노광 공정이란 빛을 이용해 실리콘 웨이퍼에 전자 회로를 새기는 공정을 말한다. 이번 연구 성과는 갈수록 복잡해지는 반도체 구조와 배선구조 등을 기존 2차원 평면 노광 방식으로 건물을 한층 한층 제작하듯이 진행하던 방식에 비해 훨씬 더 낮은 비용과 공정으로 제작할 수 있는 근거를 마련한 획기적인 연구 결과로 판단된다. 전석우 교수와 신종화 교수가 교신 저자로, 남상현 박사와 김명준, 김나영 박사과정이 공동 제1 저자로 참여한 이번 연구는 저명한 국제 학술지 `사이언스 어드밴시스(Science Advances)' 5월 25일 字 온라인판에 게재됐다. (논문명: Photolithographic Realization of Target Nanostructures in 3D Space by Inverse De
2022-05-27