< (왼쪽부터) 조윤서 박사과정, 박선의 박사과정, 방주은 박사과정 >
우리 대학 전기및전자공학부 최재혁 교수 연구실(연구실명: 집적회로 시스템 연구실, Integrated Circuits and System Lab)에서 ‘제22회 대한민국 반도체 설계대전’의 대통령상 수상자를 배출했다.
‘제22회 대한민국 반도체 설계대전’은 산업통상자원부와 한국반도체산업협회가 공동으로 주관하는 반도체 설계 전문 공모전으로, 반도체 설계분야 대학(원)생들의 설계 능력을 배양하고, 창의적인 아이디어를 발굴하는 것을 목표로 한다.
대통령상 수상자는 최재혁 교수 연구실의 박선의 박사과정, 조윤서 박사과정, 방주은 박사과정 학생으로 6G 통신에서 통신을 방해하는 잡음(noise)을 획기적으로 낮추는 ‘초 저잡음 신호’를 생성할 수 있는 CMOS(상보형금속산화반도체) 공정 기반의 칩을 개발해 대통령상에 선정됐다.
6G 통신은 최대 20 기가bps(Gbps)의 전송 속도를 갖는 5G 통신 대비 최대 50배 빠른 1 테라bps(Tbps)를 목표로 연구가 진행되고 있다. 일반적으로 통신 주파수 대역이 올라갈수록 넓은 통신 대역폭을 사용할 수 있어 데이터 전송 속도를 높일 수 있기 때문에, 6G 통신에서 요구하는 높은 데이터 전송 속도를 위해서는 100 기가헤르츠(GHz) 이상 주파수 대역의 사용이 필수적이다.
하지만, 이러한 높은 주파수 대역에서 반송파로 사용될 수 있는 정확한 기준 신호를 CMOS 공정을 이용해 만드는 것은 큰 난제였다. CMOS 공정이 초소형, 저전력 디자인에 유리함에도 불구하고, 그 동작 주파수와 고주파 대역 이득(gain)에 한계가 있고, 저잡음 특성이 SiGe, InP 등의 현존하는 다른 공정에 비해 불리하기 때문에 100 기가헤르츠(GHz) 이상의 주파수 대역에서 초 저잡음 성능을 달성하기 어려웠기 때문이다.
하지만, 최재혁 교수팀 학생들이 개발한 칩에서는 이러한 한계를 극복하고, CMOS 공정을 사용해 처음으로 100 기가헤르츠(GHz) 이상 대역에서 고차 변‧복조 기술을 지원할 수 있는 초 저잡음 신호 생성 기술을 선보였다. 이 기술은 CMOS 공정 기반으로도 6G 통신에서 요구하는 초 저잡음 성능을 달성할 수 있다는 것을 보여줌으로써, 장차 상용화될 6G 통신 칩의 가격 경쟁력과 집적도를 높이는 데 기여할 것으로 기대된다.
< 측정 진행 사진 >
< 현미경으로 관찰한 칩 사진 >
< 현미경으로 관찰한 칩 사진(더 확대된 사진) >
< 측정 결과 사진: 위상 잡음 분석기를 사용해 측정된 위상 잡음 결과 >
대통령상 수상팀에게는 상금 500만 원과 부상이 수여되며, 시상식은 11월 22일 코엑스에서 진행된다.
우리 대학 전기및전자공학부 전상훈 교수 연구팀이 `음의 정전용량 효과(Negative Capacitance Effect, 이하 NC 효과)*'를 활용해 기존 플래시 메모리의 물리적 성능 한계를 뛰어넘는 음의 정전용량 플래시 메모리 (NC-Flash Memory)를 세계 최초로 개발했다고 18일 밝혔다. *음의 정전용량 효과: 음의 정전용량 현상은 인가되는 전압이 증가하면 전하량이 감소함을 의미한다. 음의 정전용량 특성을 가지는 유전체 사용시, 트랜지스터에 인가되는 전압을 내부적으로 증폭하여 상대적으로 낮은 동작전압을 사용할 수 있어, 파워소모를 줄일 수 있다. 전기및전자공학부 김태호 박사과정과 김기욱 박사과정이 공동 제1 저자로 수행한 이번 연구는 저명 국제 학술지 `어드밴스드 펑셔널 머터리얼즈(Advanced Functional Materials)' 2022년 12월호에 출판됐다. (논문명 : The Opportunity of Negative Capacitance Beha
2023-01-18반도체 설계 분야에서 세계적으로 권위를 인정받고 있는 국제학술대회인 디자인콘(DesignCon)에서 최우수 논문상 수상자 4명을 우리 대학 한 연구실에서 동시 배출해 화제다. 전체 수상자 8명 중 절반인 4명을 배출한 것도 대단한 성과인데 인텔(Intel)·마이크론(Micron)·AMD·화웨이(Hwawei)와 같이 반도체 강국으로 꼽히는 미국·중국·일본의 글로벌 빅테크 기업 소속 엔지니어 및 연구원들과 당당히 경쟁해서 따낸 것이기에 이들의 수상이 더욱 의미가 크고 값지다는 평가다. 전 세계 기업과 대학 연구실 가운데 최초이면서도 유일하게 인공지능(AI) 스스로 최적의 설계를 구현하는 강화학습(RL)을 포함한 머신러닝(ML) 기술과 3D 이종반도체 패키징(3D Heterogeneous Packaging) 기술을 결합하여 슈퍼 컴퓨터·초대형 데이터센터의 고성능 서버 등에 핵심적으로 사용되는 HBM(고대
2023-01-16우리 대학이 '초세대 협업연구실'을 추가 개소하고 11일 오전 현판식을 개최했다. '초세대 협업연구실'은 은퇴를 앞둔 교수가 오랜 시간 축적해온 학문의 성과와 노하우를 이어가기 위해 후배 교수와 협업하는 KAIST의 독자적인 연구제도다. 2018년 초세대 협업연구실 제도를 처음 도입한 이후 7개의 연구실을 선정했으며, 작년 말 전기및전자공학부 김정호 교수의 'KAIST 시스템반도체 패키징 연구실'과 화학과 장석복 교수의 '유기반응 및 합성연구실'을 추가로 선정했다.김정호 교수가 책임교수를 맡은 'KAIST 시스템반도체 패키징 연구실'에는 조천식모빌리티대학원 안승영 교수와 신소재공학과 김경민 교수가 참여교수로 협업한다. 김정호 책임교수는 고성능 반도체 설계 및 인공지능 공학 설계(AI-X) 분야의 대표적인 석학으로 전 세계적으로 독창성을 인정받는 5I* 융합설계 원천기술을 유일하게 보유하고 있다. ☞ 5I 기술: 신호선 설계(SI, Signal Integrity), 전력선
2023-01-11우리 대학 전기및전자공학부 유회준 교수가 이끄는 PIM 반도체 설계 연구센터(AI-PIM)가 유수 학계에서 인정한 5종의 최첨단 인공지능 반도체 IP(지식재산권)를 개발했다고 29일 밝혔다. 대표적으로 심층신경망 추론 기술 및 센서 퓨전* 기술을 통해 사진으로부터 3차원 공간정보 추출하고 물체를 인식해 처리하는 인공지능(AI) 칩은 KAIST에서 세계 최초로 개발해 SRAM PIM** 시스템에 필요한 기술을 IP(지식재산권)화 한 것이다. * 센서 퓨전 : 카메라, 거리센서 등의 각종 센서로부터 얻은 데이터를 결합하여보다 정확한 데이터를 얻는 방식 ** SRAM PIM : 기존 메모리 SRAM과 DRAM 중 SRAM에 연산기를 결합한 PIM반도체 이 IP는 올해 2월 20일부터 28일까지 개최된 국제고체회로설계학회(ISSCC)에서 현장 시연을 통해 많은 주목을 받았으며, 이를 누구라도 편리하게 활용할 수 있도록 한 것이다. (웹사이트 : www.ai-pim.or
2022-12-29우리 대학 전기및전자공학부 전상훈 교수 연구팀이 하프니아 강유전체 소재의 물성적 이해를 바탕으로 반도체 3D 집적 공정에서도 열적으로 안정한 *강유전체 소재를 세계 최초로 개발했다고 12일 밝혔다. 현재 반도체 제조 업계에서 고집적, 고효율의 3D 메모리 소자에 대한 필요성이 꾸준하게 대두되고 있다는 점을 고려할 때, 이번 연구는 강유전체 기반의 3D 메모리 집적 공정에서 핵심 기술로 평가받을 것이라 예상된다. *강유전체: 외부의 전기장 없이도 스스로 분극을 가지는 재료로서 외부 전기장에 의해 분극의 방향이 바뀔 수 있는 소재를 말한다. 비휘발성 특성이 있어, 기능성 소재로서 메모리 소자에 활용이 가능하지만, 고온에서 열적으로 안정성을 확보해야하는 도전 목표가 남아 있으며, 일반 유전체를 일컫는 상유전체는 외부의 전기장이 없으면 분극 특성을 유지하지 못한다는 점에서 다르다. 하프니아 강유전체 소재는 비휘발성 절연막으로, CMOS 공정 호환성, 동작 속도, 내구성 등의
2022-12-12