< (왼쪽부터) 조윤서 박사과정, 박선의 박사과정, 방주은 박사과정 >
우리 대학 전기및전자공학부 최재혁 교수 연구실(연구실명: 집적회로 시스템 연구실, Integrated Circuits and System Lab)에서 ‘제22회 대한민국 반도체 설계대전’의 대통령상 수상자를 배출했다.
‘제22회 대한민국 반도체 설계대전’은 산업통상자원부와 한국반도체산업협회가 공동으로 주관하는 반도체 설계 전문 공모전으로, 반도체 설계분야 대학(원)생들의 설계 능력을 배양하고, 창의적인 아이디어를 발굴하는 것을 목표로 한다.
대통령상 수상자는 최재혁 교수 연구실의 박선의 박사과정, 조윤서 박사과정, 방주은 박사과정 학생으로 6G 통신에서 통신을 방해하는 잡음(noise)을 획기적으로 낮추는 ‘초 저잡음 신호’를 생성할 수 있는 CMOS(상보형금속산화반도체) 공정 기반의 칩을 개발해 대통령상에 선정됐다.
6G 통신은 최대 20 기가bps(Gbps)의 전송 속도를 갖는 5G 통신 대비 최대 50배 빠른 1 테라bps(Tbps)를 목표로 연구가 진행되고 있다. 일반적으로 통신 주파수 대역이 올라갈수록 넓은 통신 대역폭을 사용할 수 있어 데이터 전송 속도를 높일 수 있기 때문에, 6G 통신에서 요구하는 높은 데이터 전송 속도를 위해서는 100 기가헤르츠(GHz) 이상 주파수 대역의 사용이 필수적이다.
하지만, 이러한 높은 주파수 대역에서 반송파로 사용될 수 있는 정확한 기준 신호를 CMOS 공정을 이용해 만드는 것은 큰 난제였다. CMOS 공정이 초소형, 저전력 디자인에 유리함에도 불구하고, 그 동작 주파수와 고주파 대역 이득(gain)에 한계가 있고, 저잡음 특성이 SiGe, InP 등의 현존하는 다른 공정에 비해 불리하기 때문에 100 기가헤르츠(GHz) 이상의 주파수 대역에서 초 저잡음 성능을 달성하기 어려웠기 때문이다.
하지만, 최재혁 교수팀 학생들이 개발한 칩에서는 이러한 한계를 극복하고, CMOS 공정을 사용해 처음으로 100 기가헤르츠(GHz) 이상 대역에서 고차 변‧복조 기술을 지원할 수 있는 초 저잡음 신호 생성 기술을 선보였다. 이 기술은 CMOS 공정 기반으로도 6G 통신에서 요구하는 초 저잡음 성능을 달성할 수 있다는 것을 보여줌으로써, 장차 상용화될 6G 통신 칩의 가격 경쟁력과 집적도를 높이는 데 기여할 것으로 기대된다.
< 측정 진행 사진 >
< 현미경으로 관찰한 칩 사진 >
< 현미경으로 관찰한 칩 사진(더 확대된 사진) >
< 측정 결과 사진: 위상 잡음 분석기를 사용해 측정된 위상 잡음 결과 >
대통령상 수상팀에게는 상금 500만 원과 부상이 수여되며, 시상식은 11월 22일 코엑스에서 진행된다.
우리 대학이 삼성전자와 ‘130nm BCDMOS 공정 지원' 협약을 23일 오후 체결한다. 삼성전자가 반도체 설계 전문 인재 양성을 위해 지원하는 BCDMOS(복합고전압소자: Bipolar-CMOS-DMOS)*는 고전압과 고속 동작이 필요한 전력 관리 응용 분야에 적합한 공정이다. 이번 협약을 바탕으로 130nm(나노미터) BCDMOS 8인치 공정을 올해 하반기부터 도입해 국내 반도체 전공 석·박사 과정 학생에게 칩 제작 기회를 제공한다. 이를 위해, 우리 대학 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)는 130nm BCDMOS 공정을 위한 설계 전자설계자동화툴(EDA Tool)과 기술 지원 환경을 마련했다. IDEC은 삼성전자와 협력해 2021년부터 28nm 로직** 공정 칩 제작 기회를 학생들에게 제공하고 있으며, 지난해 28nm FD-SOI***공정 지원도 추가했다. 올해 제공된
2024-07-24과학기술정보통신부·정보통신기획평가원이 주관하는 PIM인공지능반도체 핵심기술개발사업의 지원을 받고있는 우리 대학 PIM반도체설계연구센터가 AI 반도체 전문인력 양성을 위해 전국 AI 및 반도체 관련 학과 학부생과 대학원생을 대상으로 SK하이닉스와 삼성전자의 PIM* 기반 이론 및 실습 교육을 진행했다. 강의는 6월 20일(목)부터 6월 21일(금)까지 SK하이닉스 교육, 7월 4일(목)부터 7월 5일(금)까지 삼성전자 교육을 각각 KAIST PIM반도체설계연구센터에서 진행했다. *PIM(Processing-In-Memory): 메모리 반도체에 연산 기능을 추가하여 AI와 빅데이터 처리 분야에서 데이터 처리 속도를 높이면서도 사용 전력을 줄이는 반도체 설계 기술 이번 교육은 SK하이닉스의 AiM*과 삼성전자의 HBM-PIM*을 활용하여 수강생들이 직접 실습할 수 있는 기회를 제공했다. 전국 25개 대학교에서 300명이 넘는 학생들이 접수하여 높은 관심을 받았다
2024-07-11우리 대학 전기및전자공학부 김이섭 교수 연구실의 박준영 석사졸업생이 6월 23일 ~ 6월 27일, 미국 샌프란시스코에서 개최된 국제 반도체 설계 자동화 학회 (Design Automation Conference, 이하 DAC) 에서 최우수 논문상(Best Paper Award)을 수상하는 성과를 거두었다. DAC은 1964년에 설립돼 올해 61회째를 맞은, 반도체설계자동화, 인공지능 알고리즘과 칩 설계 등을 포함하는 국제학술대회로서, 제출된 논문 중 상위 20퍼센트 정도만 선정하는, 관련 분야 최고 권위의 학회이다. 수상한 연구는 우리 대학 전기및전자공학부 졸업생 박준영 씨의 석사과정 졸업 논문에 기반한 것으로서, Large Language Model 모델 추론의 문제점이 되는 KV 캐싱의 메모리 전송을 줄이는 알고리즘 근사 기법과 하드웨어 아키텍처를 제안하였으며, 학회 best paper award 선정 위원회로부터 그 우수성을 인정받아 발표논문 337편 중 (제출논문
2024-07-02우리 대학이 지난달 27일 경기도 화성시 동탄에 위치한 KAIST-화성 사이언스 허브에서 K-하이테크 플랫폼(센터장 김소영, 과학기술정책대학원 교수) 개소식 및 공동세미나를 개최했다. K-하이테크 플랫폼은 이차전지, 지능형로봇, 첨단소재, 차세대반도체, 차세대디스플레이, 바이오헬스, 에코업, 신재생에너지, 수소, 양자, 우주, 나노, 기타 신기술 등 국가 경쟁력과 직결되는 핵심 산업의 인재를 양성하는 사업으로 고용노동부가 주관한다. 우리 대학은 지난해 6월 사업 수행기관으로 선정돼 5년간 30억 원의 예산을 지원받아 첨단산업 종사자 · 관심 있는 재직자 · 채용예정자 · 구직자 등을 대상으로 인재를 양성할 예정이다. 특히, 우리 대학 K-하이테크 플랫폼은 세계 수준의 연구 및 교육 성과와 인프라를 바탕으로 인공지능·스마트팩토리·협동로봇·반도체설계 등을 교육한다. 통합형 창의교육 플랫폼을 바탕으로 콘
2024-07-01기존의 반도체 소자에서 열 발생은 피할 수 없는데, 이는 에너지 소모량을 증가시키고, 반도체의 정상적인 동작을 방해하기 때문에 문제가 되며, 이에 열 발생을 최소화하는 것이 기존 반도체 기술의 관건이었다. KAIST 연구진이 이렇게 애물단지로 여겨지던 열을 오히려 컴퓨팅에 활용하는 방법을 고안하여 화제다. 우리 대학 신소재공학과 김경민 교수 연구팀이 산화물 반도체의 열-전기 상호작용에 기반하는 열 컴퓨팅(Thermal computing) 기술 개발에 성공했다고 25일 밝혔다. 연구팀은 전기-열 상호작용이 강한 모트 전이 (Mott transition) 반도체*를 활용했으며, 이 반도체 소자에 열 저장 및 열전달 기능을 최적화해 열을 이용하는 컴퓨팅을 구현했다. 이렇게 개발된 열 컴퓨팅 기술은 기존의 CPU, GPU와 같은 디지털 프로세서보다 1,000,000(백만)분의 1 수준의 에너지만으로 경로 찾기 등과 같은 복잡한 최적화 문제를 풀 수 있었다. *모트 전이 반도체:
2024-06-25