연구
< (왼쪽부터) 신소재공학과 김연규 박사과정, 엄성문 박사과정, 홍승범 교수 >
머리카락 두께의 수만 분의 1도 관찰할 수 있는 초정밀 현미경으로 특수 전자소자를 측정할 때 발생하던 오차의 원인이 밝혀졌다. 한미 공동 연구진이 그동안 측정 대상 물질의 특성으로 여겨졌던 오차가, 실제로는 현미경 탐침 끝부분과 물질 표면 사이의 극미세 공간 때문이라는 사실을 밝혀낸 것이다. 이번 연구는 반도체, 메모리 소자, 센서 등에 활용되는 나노 소재 특성을 정확하게 분석하여 관련 기술 발전에 크게 기여할 것이다.
우리 대학 신소재공학과 홍승범 교수 연구팀이 미국 버클리 대학 레인 마틴(Lane W. Martin) 교수팀과의 국제 공동연구를 통해, 주사탐침현미경 측정의 최대 난제였던 신호 정확도를 저해하는 핵심 요인을 규명하고 이를 제어하는 획기적인 방법을 개발했다고 18일 밝혔다.
연구팀은 현미경 탐침과 시료 표면 사이에 존재하는 비접촉 유전 간극이 측정 오차의 주요 원인임을 밝혀냈다. 이 간극은 측정환경에서 쉽게 변조되거나 오염물질로 채워져 있어 전기적 측정에 큰 영향을 미치는 것으로 나타났다.
이에 연구진은 물과 같은 고유전율 유체를 이용해 이 간극을 채우는 방법을 고안, 나노스케일 분극 전환 전압 측정의 정밀도를 8배 이상 향상했다. 이러한 접근은 기존의 대칭 커패시터 구조에서 얻은 결과와 거의 일치하는 값을 얻을 수 있어, 강유전체 박막의 특성 분석에 새로운 장을 열 것으로 기대되고 있다.
특히, 연구진은 규칙적으로 위아래 전기적 특성이 정렬된 리튬 니오베이트(PPLN, 광학 및 전자 소자에 사용되는 특수 결정) 물질에 물을 매개체로 사용했을 때, 기존보다 월등히 높은 정밀도의 압전 반응력 현미경(PFM, 물질의 미세 전기적 특성을 관찰하는 특수 현미경) 측정에 성공했다.
< 그림 1. (상단) 나노 유전 간극이 주사탐침현미경에서 작용되는 개략도. (좌) 물 제어 환경에서의 분극전환전압 측정, (중간) 실리콘 오일 제어 환경, (우) 일반적인 측정 환경 >
물로 제어된 유전 간극에서는 다른 분극 신호 간의 비대칭성이 4% 이하까지 떨어지는 것을 확인했다. 이는 물 분자가 표면 전하를 중화시켜 정전기력 영향을 최소화한 결과로 분석된다. 이는 마치 건조한 겨울철에 발생하는 정전기를 물로 없앨 수 있는 것과 비슷한 원리다.
홍승범 교수는 "이번 발견은 미세 탐침을 활용한 나노스케일 측정 기술의 불확실성 문제를 해결할 수 있는 기반 연구이며, 강유전체뿐만 아니라 다양한 기능성 재료의 전기적 특성 분석에 널리 적용될 수 있을 것”이라고 전망했다.
신소재공학과 엄성문 박사과정이 제 1저자로, 김연규 박사과정이 공저자로 참여한 이번 연구 결과는 국제 학술지 ‘어드밴스드 펑셔널 머티리얼즈(Advanced Functional Materials)'에 9월 2일 자 출판되었다. (논문 제목: Unveiling the Nanoscale Dielectric Gap and Its Influence on Ferroelectric Polarization Switching in Scanning Probe Microscopy)
< 그림 2. 일반적인 환경과 물 제어 환경에서의 압전반응력현미경 이미징 결과. 물 환경에서 신호의 비대칭성과 품질이 월등하게 개선되었음 >
한편 이번 연구는 한국연구재단과 KAIST 글로벌 특이점 사업의 지원 및 미국 연구진과의 국제공동 연구를 통해 수행되었다.
-
연구 스스로 학습·수정하는 뉴로모픽 반도체칩 개발
기존 컴퓨터 시스템은 데이터 처리 장치와 저장 장치가 분리돼 있어, 인공지능처럼 복잡한 데이터를 처리하기에는 효율적이지 않다. KAIST 연구팀은 우리 뇌의 정보 처리 방식과 유사한 멤리스터 기반 통합 시스템을 개발했다. 이제 원격 클라우드 서버에 의존하지 않고 의심스러운 활동을 즉시 인식하는 스마트 보안 카메라부터 건강 데이터를 실시간으로 분석할 수 있는 의료기기까지 다양한 분야에 적용될 수 있게 되었다. 우리 대학 전기및전자공학부 최신현 교수, 윤영규 교수 공동연구팀이 스스로 학습하고 오류를 수정할 수 있는 차세대 뉴로모픽 반도체 기반 초소형 컴퓨팅 칩을 개발했다고 17일 밝혔다. 연구팀이 개발한 이 컴퓨팅 칩의 특별한 점은 기존 뉴로모픽 소자에서 해결이 어려웠던 비이상적 특성에서 발생하는 오류를 스스로 학습하고 수정할 수 있다는 것이다. 예를 들어, 영상 스트림을 처리할 때 칩은 움직이는 물체를 배경에서 자동으로 분리하는 법을 학습하며 시간이 지날수록 이 작업을 더 잘 수
2025-01-22 -
연구 강유전체 활용 차세대 반도체 메모리 혁신
강유전체는 메모리 소자에서 전하를 잘 저장하기 때문에 "전기를 기억하는 소재"와 같다는 특성으로 차세대 반도체 기술 개발에 있어 핵심 소재로 부각되고 있다. 우리 연구진이 이러한 강유전체 소재를 활용해 현재 메모리 반도체 산업의 양대 산맥인 디램(DRAM)과 낸드 플래시(NAND Flash) 메모리의 한계를 극복한 고성능, 고집적 차세대 메모리 소자를 개발하는데 성공했다. 우리 대학 전상훈 교수 연구팀이 하프니아 강유전체 소재*를 활용한 차세대 메모리 및 스토리지 메모리 기술을 개발했다고 6일 밝혔다. *하프니아 강유전체 소재: 비휘발성 절연막으로, CMOS 공정 호환성, 동작 속도, 내구성 등의 우수한 물리적 특성을 바탕으로 차세대 반도체의 핵심 소재로 활발하게 연구되고 있는 물질 디램 메모리는 우리가 스마트폰, 컴퓨터, USB 등에서 사용하는 데이터를 저장하는 휘발성 메모리다. 휘발성 특성으로 인해, 외부 전력이 끊어지면 저장된 데이터가 손실되지만, 공정 단가가 낮
2025-01-06 -
연구 실리콘 한계 넘는 양극성 반도체 소자 개발
차세대 2차원 층상구조 나노소재로 주목받는 인듐 셀레나이드(InSe)는 실리콘 반도체보다 전자 이동도가 뛰어나고 포화 속도가 두 배 이상 빠른 장점을 가지지만, 주로 N형 반도체로만 사용되어 왔다. 우리 연구진이 이를 극복하고 N형 및 P형, 양극에 우수한 성능을 제공하는 인듐 셀레나이드 기반 기술을 개발하여 차세대 전자 소자의 설계 및 상용화 가능성을 크게 앞당길 것으로 기대된다. 우리 대학 전기및전자공학부 이가영 교수 연구팀이 나노 반도체 인듐 셀레나이드(InSe)* 기반 혁신적인 양극성 다기능 트랜지스터를 개발했다고 30일 밝혔다. *인듐 셀레나이드(InSe): 인듐과 셀레늄으로 이루어진 무기 화합물 반도체로 2차원 층간 결합을 이루고 있음 인듐 셀레나이드는 N형 반도체로만 사용되어 왔는데, 이는 P형 반도체 및 상보적 회로 구현에 필요한 양(P) 전하를 띄는 정공*을 유도하기 어렵다는 문제 때문으로 이는 상용화의 큰 걸림돌로 작용해 왔다. *정공: P형 트랜지
2024-12-30 -
인물 전기및전자공학부 김태수 석사과정, IEEE EDAPS 2024 국제학회 최우수논문상 수상
아시아·태평양지역에서 가장 권위 있는 반도체 패키징 기술 관련 국제학회 ‘EDAPS(Electrical Design of Advanced Packaging & Systems) 2024’에서 전기및전자공학부 김정호 교수 연구실 석사과정 김태수 학생이 ‘최우수 논문상’을 수상했다고 26일 밝혔다. ‘이뎁스(EDAPS)’는 아시아·태평양 지역에서 가장 큰 규모와 영향력을 지닌 반도체 패키징 기술 관련 학회로, 지난 2002년부터 국제전기전자공학자협회(IEEE) Electronic Packaging Society가 매년 주최하고 있다. 주로 전기 공학 분야에서 활동하는 학계 연구자와 산업계 엔지니어가 참석하며, 칩(Chip) 설계, 시스템인 패키지·시스템 온 패키지(Sip/Sop), 전자파 간섭·전자 적합성(EMI/EMC), 설계 자동화 프로그램(EDA) 툴(
2024-12-26 -
행사 美케이던스社, 80억 상당 AI반도체 장비 우리 대학에 기증
“케이던스 사의 통 큰 기부에 감사드리며, 대한민국 AI 인재 100만 명 양성이라는 원대한 목표 달성과 세상을 혁신할 반도체 연구 실현에 앞장서겠습니다”(이광형 총장) 우리 대학은 미국 소프트웨어 기업인 케이던스 디자인 시스템즈 코리아(Cadence Design Systems, 이하 케이던스)가 반도체 설계 특화 장비인 ‘케이던스 팔라디움 제트원(Cadence Palladium Z1)’*을 우리 대학에 기증한다고 밝혔다. *팔라디움 제트원: 반도체 설계 검증을 위한 초고성능 에뮬레이터 장비로, 하드웨어-소프트웨어 검증 및 디버깅 작업을 1개의 랙 당 5.76억 게이트까지 대용량으로 구현 가능함. 동 장비를 통해 SoC(System On Chip) 개발 단계에서 설계 검증을 더 원활히 수행할 수 있음. 케이던스는 1995년 반도체설계교육센터(IDEC) 설립 이후 우리 대학에 EDA(Electronic Design Automati
2024-12-17