연구
< (왼쪽부터) 기계공학과 김성수 교수, 박성연 박사 >
최근 반도체의 전공정에서 회로를 미세화하는 작업이 한계에 다다르면서 후공정인 반도체 패키징이 차세대 기술로 주목받고 있다. 반도체 패키지는 여러 개의 반도체 칩을 하나로 이어주며 외부 환경으로부터 보호해주는 공정을 말한다. 아울러, 반도체 패키지의 온도도 중요한데 반도체부품의 온도가 높아지면 반도체 수명이 급격이 줄어들고 작동하지 않기 때문이다.
우리 대학 기계공학과 김성수 교수 연구팀이 메사추세츠공과대학(MIT) 브라이언 워들(Brian L. Wardle) 교수 연구팀과 함께 ‘반도체 패키지의 신뢰성 강화를 위한 접합 온도 제어 기반의 경화 공정’을 개발하는 데 성공했다.
반도체 패키지의 주된 재료인 *EMC는 열을 가하면 화학반응이 일어나 단단해지는데 이 현상을 경화 반응(Curing reaction)이라고 한다. 경화 공정은 시간에 따른 온도 및 압력 변화를 반도체 패키지의 두께가 얇아짐에 따라 공정 후 재료간의 열수축 차이로 인한 뒤틀리는 휨(Warpage) 현상이 나타나게 된다. 이 문제를 해결하고자 공동연구팀은 EMC와 기판사이 접합 온도를 정확히 예측하고 휨현상을 제어할 수 있는 경화 공정을 개발했다.
☞ EMC (Epoxy Molding Compund) : 수분, 열, 충격 등 다양한 외부 환경으로부터 반도체 회로를 효과적으로 보호하는 회로 보호재를 말한다.
< 그림 1. 급랭과 재가열로 구성된 접합 온도 기반의 EMC 경화 공정 시스템. (a) 급랭과 재가열로 구성된 EMC의 경화 사이클을 위한 실험 모식도, (b) 경화 수축 기반 접합 온도 분석, (c) 급랭 온도에 따른 접합 온도, 휨, 잔류 스트레인, 계면 응력 비교 평과 결과 >
공동연구팀은 반도체 패키지의 접합 온도를 낮추기 이번 연구에서 두 재료의 접합이 일어나는 온도 직전에 급격히 온도를 낮춰주는 접합 온도 제어 기반의 EMC 경화 공정 기술을 개발하였다. 열경화성 고분자인 EMC는 경화 공정 중 기판과 접합이 발생하는 온도 직전에 상온으로 급랭을 하게 되면 경화 반응을 억제해 접합 온도를 상온에 가깝게 유도할 수 있으며, 이후 재가열을 통해 EMC를 완전히 경화시킬 수 있다. 이 과정을 통해 패키지의 접합 온도와 사용 온도 차이를 줄여줌으로써 요소 간 열수축 차이에 의한 길이 변화 차이를 최소화해 휨을 줄일 수 있다. 이를 위해서는 두 재료 사이의 정확한 접합 온도를 분석하는 것이 중요하며, 연구팀은 경화 공정 중에 발생하는 EMC의 화학적 수축을 고려한 접합 온도를 구하는 식을 유도했으며, 변형율 측정 시스템을 활용해 이를 검증했다.
이러한 과정을 통해 정확히 측정된 접합 온도 직전에서 급랭 과정을 도입한 새로운 경화 공정을 통해 기존 EMC 경화 공정 대비 반도체 패키지의 휨은 27% 감소했으며, EMC와 기판 경계면의 기계적 강도는 약 40% 상승했다. 또한, 급랭 과정을 포함하는 경화 공정을 거친 EMC의 기계적 물성은 기존 공정과 차이가 없음을 확인했다. 연구 책임자인 김성수 교수는 “접합 온도 제어 기반의 새로운 EMC 경화 공정은 경박단소화 되어가고 있는 반도체 패키지에서 지속적으로 대두되고 있는 휨 문제를 해결하여 반도체 패키지의 수율을 향상시킬 뿐만 아니라 내구성도 강화할 수 있을 기반 기술이 될 것”이라고 연구 의미를 설명했다.
< 그림 2. 논문 표지 이미지 >
기계공학과 박성연 박사가 제1 저자로 참여하고 한국연구재단, BK 사업 그리고 국제협력사업 시그니쳐 프로젝트(Signature project)의 지원으로 수행된 이번 연구는 국제 저명 학술지인 ‘ACS applied materials&interfaces’에 지난 3월 1일 자로 게재됐다. (논문명 : Electronic packaging engineered by reducing the bonding temperature via modified cure cycles. doi/10.1021/acsami.2c21229). 또한, 해당 논문의 우수성을 인정받아 표지 논문 (Supplementary cover)으로 선정됐다.
-
연구 인간의 뇌를 모방한 3차원 집적 뉴로모픽 반도체 개발
우리 대학 전기및전자공학부 최양규 교수, 명현 교수, 그리고 신소재공학과 이건재 교수 공동연구팀이 ‘인간의 뇌를 모방한 3차원 집적 뉴로모픽 반도체’를 개발하는 데에 성공했다. ‘인간의 뇌를 모방해 동일평면 상에 수평 집적한 뉴로모픽 반도체’를 개발(2021년 Science Advances 게재)하는 데에 성공했던 연구팀은, 뉴런 소자와 시냅스 소자를 상하부에 3차원 방식으로 수직 집적해, 보다 높은 집적도와 전력 효율을 가지는 뉴로모픽 반도체를 구현할 수 있음을 처음으로 보였다. 전기및전자공학부 졸업생 한준규 박사, 전기및전자공학부 이정우 박사과정과 김예은 박사과정, 그리고 신소재공학과 김영빈 박사과정이 공동 제1저자로 참여한 이번 연구는 저명 국제 학술지 ‘Advanced Science’ 2023년 9월 온라인판에 출판됐다. (논문명 : 3D Neuromorphic Hardware with Single T
2023-09-21 -
행사 반도체공학대학원 출범
우리 대학이 30일 오전 반도체 국가첨단전략산업을 이끌어갈 최고급 연구개발 인력을 양성하는 KAIST 반도체공학대학원 출범식을 개최했다. 이날 행사에는 이광형 총장, 이석봉 대전광역시 경제과학부시장, 이용필 산업통상자원부 첨단산업정책관, 박흥수 나노종합기술원 원장과 반도체 산학 관계자 등이 함께 참석해 현판 제막식을 열고 반도체공학대학원 개원을 축하했다. 우리 대학은 2023년 5월 반도체특성화대학원 지원사업에 선정됐다. 5년간 연평균 45명 이상의 석·박사 과정 학생을 모집해 반도체 소자·소재 및 패키징 분야에서 고급 석·박사 인재를 양성할 계획이다. 이를 위해, 전기및전자공학부·신소재공학과·생명화학공학과·기계공학과·물리학과 등 5개 학과 32명의 교원이 초학제적으로 참여한다. 또한, 삼성, SK하이닉스 등의 종합반도체 기업을 포함해 10개의 반도체기업이 컨소시엄을 구성한다. 반도체공학대학원은 설계-시뮬레이션-공정·소
2023-08-30 -
연구 2.4배 가격 효율적인 챗GPT 핵심 AI반도체 개발
오픈AI가 출시한 챗GPT는 전 세계적으로 화두이며 이 기술이 가져올 변화에 모두 주목하고 있다. 이 기술은 거대 언어 모델을 기반으로 하고 있다. 거대 언어 모델은 기존 인공지능과는 달리 전례 없는 큰 규모의 인공지능 모델이다. 이를 운영하기 위해서는 수많은 고성능 GPU가 필요해, 천문학적인 컴퓨팅 비용이 든다는 문제점이 있다. 우리 대학 전기및전자공학부 김주영 교수 연구팀이 챗GPT에 핵심으로 사용되는 거대 언어 모델의 추론 연산을 효율적으로 가속하는 AI 반도체를 개발했다고 4일 밝혔다. 연구팀이 개발한 AI 반도체 ‘LPU(Latency Processing Unit)’는 거대 언어 모델의 추론 연산을 효율적으로 가속한다. 메모리 대역폭 사용을 극대화하고 추론에 필요한 모든 연산을 고속으로 수행 가능한 연산 엔진을 갖춘 AI 반도체이며, 자체 네트워킹을 내장하여 다수개 가속기로 확장이 용이하다. 이 LPU 기반의 가속 어플라이언스 서버는 업계
2023-08-04 -
연구 2진법에서 3진법으로 종횡무진, 신개념 반도체 회로 개발
자율주행 및 기타 인공 지능(AI) 기술이 일상생활에서 널리 사용되면서 반도체 집적 회로 (Integrated circuit, IC)의 정보 처리 능력에 대한 수요가 급격히 늘어나고 있다. 우리 대학 생명화학공학과 임성갑 교수 연구팀이 가천대(총장 이길여) 전자공학부 유호천 교수 연구팀과 공동 연구를 통해 더 높은 데이터 처리 효율성과 집적도를 제공할 신개념 디지털 논리 회로 구현을 세계 최초로 성공했다고 11일 밝혔다. 기존 `0', `1'의 두 가지 논리 상태를 사용하는 2진법 논리 회로와 비교해 3진법 논리 회로는 `0', `1', `2'의 세 가지 논리 상태를 사용해 정보를 표현하는 차세대 반도체 기술로, 같은 정보를 더 적은 논리로 표현할 수 있어 더 높은 정보 처리 효율성을 통해 반도체 칩의 고속화, 저전력화, 소형화가 가능하다. 하지만 논리 상태가 1개 더 추가됨에 따라 세 가지 논리 신호를 모두 안정적으로 출력하기 어려운 문제와 2진법 논리 체계가 3진법 논
2023-07-11 -
행사 IDEC, 삼성전자와 시스템반도체(28나노 FD-SOI MPW) 추가 제작 지원 위한 협약식 개최
우리 대학이 반도체 인재 양성을 위한 지원을 확대하기 위해 삼성전자와 '시스템반도체(28나노 FD-SOI* MPW**) 추가 제작 지원' 협약식을 21일 오후 개최했다. * FD-SOI(Fully Depleted-Silicon on Insulator 완전 공핍형 실리콘 온 인슐레이터): 모바일 기기, 사물인터넷(IoT) 장치, 웨어러블 디바이스 등의 저전력 및 무선 통신 시스템 분야의 설계에 적합한 반도체 칩 ** MPW(Multi-Project Wafer): 한 장의 원판(wafer)에 다양한 종류의 반도체를 찍어내는 방식우리 대학은 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)가 주도해 산업통상자원부가 지원하는 '차세대 시스템반도체 설계 전문인력 양성 사업'을 2021년부터 수행하고 있다. 5년간 총 170억 원의 정부 지원금을 투입해 전국 대학의 석·박사급 학생들을 대상으로 반도체 칩 설계부터 제작에 이르는
2023-06-21