-
IDEC, 삼성전자와 시스템반도체(28나노 FD-SOI MPW) 추가 제작 지원 위한 협약식 개최
우리 대학이 반도체 인재 양성을 위한 지원을 확대하기 위해 삼성전자와 '시스템반도체(28나노 FD-SOI* MPW**) 추가 제작 지원' 협약식을 21일 오후 개최했다. * FD-SOI(Fully Depleted-Silicon on Insulator 완전 공핍형 실리콘 온 인슐레이터): 모바일 기기, 사물인터넷(IoT) 장치, 웨어러블 디바이스 등의 저전력 및 무선 통신 시스템 분야의 설계에 적합한 반도체 칩 ** MPW(Multi-Project Wafer): 한 장의 원판(wafer)에 다양한 종류의 반도체를 찍어내는 방식우리 대학은 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)가 주도해 산업통상자원부가 지원하는 '차세대 시스템반도체 설계 전문인력 양성 사업'을 2021년부터 수행하고 있다. 5년간 총 170억 원의 정부 지원금을 투입해 전국 대학의 석·박사급 학생들을 대상으로 반도체 칩 설계부터 제작에 이르는 전문 교육 과정을 제공하는 사업이다.
IDEC은 사업 원년부터 삼성전자와 협력해 28나노 로직(Logic)*** 공정 칩 제작 기회를 수강생들에게 제공해 왔다. 삼성전자가 2026년까지 10회의 공정을 진행해 총 400개의 시스템반도체 칩 제작을 지원하는 것이 기존의 협력 내용이다. *** 28나노 로직: 28나노미터(㎚·10억분의 1ｍ) 이상의 연산이 가능한 반도체
이날 협약은 삼성전자가 기존 지원에 28나노 FD-SOI MPW 공정을 5회 더 제공해 200개의 칩 제작 기회를 추가로 지원하기 위해 체결된다. 이로써, '차세대 시스템반도체 설계 전문인력 양성 사업' 기간 중 15회의 공정이 진행돼 총 600개의 칩이 제작될 예정이다. 반도체 칩 제작은 전공 대학원생들이 이론 교육으로 설계한 도면을 웨이퍼에 적용해 실물을 만들어내는 중요한 과정이다. 실물 칩을 활용한 실험을 통해 설계의 적합성을 검증할 수 있기 때문이다. 하지만 반도체 위탁 생산 업체에 의뢰해 칩을 제작하려면 통상적으로 최소 수천만 원에서 수억 원까지 비용이 발생하기 때문에 학생들이 칩을 제작할 기회를 얻기는 쉽지 않은 실정이다.
'차세대 시스템반도체 설계 전문인력 양성 사업'은 KAIST IDEC을 통해 매년 160개의 칩 제작을 지원하고, 전자설계자동화툴(EDA tool)을 4천 카피를 학생들에게 제공하고 있다. 또한, 150여 개의 설계 전문 강좌가 개설되었으며, 올 한 해 76개 대학 4백여 명의 교수가 참여 중이다.
IDEC은 삼성전자로부터 유일하게 칩 제작을 지원받는 시스템반도체 인력양성 사업을 수행하고 있다. 두 기관은 이번 협약을 바탕으로 반도체 전문 인력양성을 위한 협력과 노력을 다시 한번 공고히 다질 방침이다.
IDEC 동탄교육장에서 열리는 협약식에는 박인철 소장과 박상훈 삼성전자 상무 등 양 기관 관계자들이 참석한다. 협약식 이후에는 올해 하반기에 28나노 FD-SOI 공정에 참여하는 20개 대학의 40팀을 대상으로 설계설명회를 함께 진행한다.
박인철 IDEC 소장은 "KAIST IDEC의 전문 인력 양성 사업은 전국의 많은 반도체 설계 분야 대학원생들이 반도체 제작 공정에 직접 참여해 실전 경험과 프로젝트 참여 경력을 쌓는 중요한 기반이 되고 있다"라면서, "학계와 긴밀한 협력을 유지하며 인재 양성을 위한 지원을 아끼지 않는 삼성전자의 노력이 반도체 산업 발전에 큰 힘이 될 것"이라고 말했다.한편, 1995년 설립된 KAIST IDEC은 시스템반도체 분야의 전문 설계 인력양성의 산실이다. 지난 28년간 삼성전자와 협력해 1,840개 설계팀에 칩 제작 기회를 제공했으며, 현재는 고성능 설계가 가능한 28나노 공정까지 지원하고 있다.
2023.06.21
조회수 890
-
KAIST 첫 마이크로디그리, 반도체실무인력 양성과정 1기 수료식 개최
우리 대학이 25일 '시스템반도체설계 실무인력양성과정' 1기 수료식을 개최했다.
KAIST IDEC 동탄 교육장에서 열린 '시스템반도체설계 실무인력양성과정' 1기 수료식에서는 우리 대학 개교 이래 첫 마이크로디그리가 수여됐다.
'시스템반도체설계 실무인력양성과정'은 KAIST 반도체설계교육센터(소장 박인철, IDEC)가 지난 8월 개설했다. 산업 현장에 투입할 수 있는 실무 인력 양성을 목표로 아날로그 트랙 40명, 디지털 칩 설계 특화 트랙 40명 등 총 80명을 선발해 16주 동안 반도체 설계 전문 교육을 진행했다.
1기 교육생 중 교육과정의 85% 이상을 출석하고 과목별 평가에 통과한 62명이 정규 학위와 구분되는 별개의 미니 학위인 마이크로디그리와 IDEC 수료증을 받았다.
첫 마이크로디그리의 주인공이 된 김유연 씨(25, 경희대 전자공학과 졸업)는 "실습 문제를 해결하기 위해 머리를 맞대준 강사진과 진로에 대한 고민을 함께 나눠준 동기들 덕분에 첫 번째라서 더 뜻깊은 KAIST의 마이크로디그리를 받게 되어 기쁘다"라고 소감을 밝혔다.
이어, 김 씨는 "다양한 소프트웨어(EDA tool)가 지원된 덕분에 실무 현장과 가장 유사한 환경에서 칩 설계 과정을 경험할 수 있었다"라고 교육 과정을 평가했다.
김 씨는 수료식 이후 반도체 설계 전문 팹리스(Fabless : 반도체를 직접 생산하지 않고, 설계 및 기술 개발만 하는 기업) 스타트업에 입사할 예정이다. 교육생들을 대상으로 열린 협력 기업의 잡페어(Job fair)에 참가해 취업까지 연계됐다.
KAIST IDEC에서는 제2기 교육생 선발을 진행하고 있으며, 총 80명 선발에 530명이 지원해 약 7대 1의 높은 경쟁률을 기록했다. FPGA(Field Programmable Gate Array: 용도에 맞게 회로를 다시 새겨넣을 수 있는 비메모리 반도체) 특화 과정 및 아날로그 칩 설계 특화 과정의 교육을 운영할 계획이다.
박인철 KAIST IDEC 소장은 25일 열린 수료식에서 "배움에 대한 열정과 노력으로 교육과정을 이수한 수강생들의 수료를 축하한다"라며 "본 프로그램에서 배운 지식과 경험을 바탕으로 반도체 산업 발전의 선도적인 역할을 다해 줄 것"을 당부했다. 25일 열린 수료식에는 이광형 총장이 참석해 수료생들에게 마이크로디그리를 수여하고 격려했다.
2022.11.28
조회수 2051
-
IDEC 동탄 교육장 개소 및 시스템반도체설계 실무인력양성과정 시작
우리 대학이 국내 반도체 팹리스(설계 전문회사)의 만성적인 인력 부족 현상을 해소하기 위해 외부 교육장을 개소하고 실무 인력 양성에 나선다. KAIST 반도체설계교육센터(소장 박인철, 이하 IDEC)는 4일 'KAIST IDEC 동탄 교육장 개소식 및 시스템반도체설계 실무인력양성과정 제1기 입교식'을 개최했다. KAIST IDEC 동탄 교육장은 지난해 11월 체결한 화성시와 KAIST 간 업무협약을 바탕으로 설치됐다. 롯데백화점 동탄점이 화성시에 기부한 KAIST-화성 사이언스 허브에 입주하며, 산업계가 필요로 하는 시스템반도체 설계 교육센터를 운영하고 관련 교육과정을 개발할 예정이다. 이날 행사에서는 교육장 개소식과 함께 시스템반도체설계 실무인력양성과정 제1기 입교식이 개최됐다. 시스템반도체설계 실무인력양성과정은 산업현장에 투입할 수 있는 실무 인력을 양성하는 중·장기 교육 프로그램이다. 이를 위해, 지난 6월 말부터 수강생을 모집했다. 당초 40명을 선발할 예정이었으나, 총 306명이 지원해 8대 1이 넘는 높은 경쟁률을 기록했다. IDEC은 수강생들의 실질적인 수요를 반영해 계획된 정원을 두 배로 늘린 80명을 최종 선발했다.이날 입교한 학생들은 오는 11월까지 총 16주 동안 반도체 설계 전문교육을 받게 된다. 아날로그 트랙 40명, 디지털 칩 설계 특화 트랙 40명으로 구분되어 각각 기초과정부터 설계 실습이 포함된 심화 과정까지 아우르는 교육과정을 수강하게 된다. 이를 위해, KAIST, POSTECH 등 국내 우수대학 교수와 현직 설계 기업 임원 및 엔지니어 등 총 23명의 반도체 설계 전문 강사진을 초빙했다.또한, 교육과정 중 수강생 대상으로 기업설명회 등을 개최하며, 한국팹리스연합(회장 이서규)과 연계해 교육 수료자들에게 관련 분야 취업 기회도 제공할 예정이다. 차년도에는 기업과 수강생의 수요를 조사하여 FPGA(Field Programmable Gate Array: 용도에 맞게 회로를 다시 새겨넣을 수 있는 비메모리 반도체), 인공지능(AI) 트랙 등의 추가 교육과정도 신설할 계획이다.
이날 행사에는 이승섭 KAIST 부총장, 박인철 KAIST IDEC 소장, 임종철 화성시 부시장, 이서규 한국팹리스연합 회장, 이윤식 반도체공학회 회장, 백광현 대한전자공학회 부회장, 라정인 산업통상자원부 사무관 및 교육생 80명이 참석했다.
임종철 화성시 부시장은 축사를 통해 "화성시와 KAIST 그리고 롯데백화점이 손을 잡은 이 공간에서 우리나라 반도체 산업을 이끌 핵심 인재를 배출할 수 있도록 각 기관의 적극적인 지원을 부탁드린다"라고 전했다.박인철 KAIST IDEC 소장은 "산업체 현장에 즉시 투입할 수 있는 실무 인력을 양성하는 이번 프로그램이 국내 반도체 중소·중견 팹리스 업계의 인력 부족 현상을 해소하는 데 보탬이 되길 기대한다"라고 포부를 밝혔다.
2022.08.04
조회수 3801
-
KAIST, ISSCC 2015 최다논문 채택돼
우리 학교가 내년 2월 22일부터 26일까지 미국 샌프란시스코에서 개최되는 ‘국제 고체 회로 학술회의(ISSCC, International Solid-State Circuit Conference)’에서 세계 모든 기관 중 가장 많은 13편의 논문을 발표하게 됐다.
KAIST는 대학으로는 극히 이례적으로 올해(기관 2위, 대학 1위)를 제외하고 지난 2011년부터 5년간 1위를 유지하고 있다.
삼성전자는 9편으로 2위에 올랐으며 3위는 8편이 채택된 Intel(인텔)과 IMEC(유럽 나노 및 반도체 기술연구소)이 공동으로 차지했다. 이번 ISSCC에는 전 세계로부터 총 610편의 논문이 제출됐는데 심사를 거쳐 206편만 채택됐다.
강성모 총장은 “KAIST의 이 같은 경쟁력은 반도체 중심 교육 및 설계 중심 교육에 있다”며 “1970년대부터 선도적으로 반도체 연구를 시작했으며 1995년 반도체설계교육센터(IDEC)를 설립해 칩 제작 및 실습 환경을 구축, 반도체 분야의 글로벌 위상을 높이는데 크게 기여하고 있다”고 의의를 밝혔다.
아시아 대학 최초로 ISSCC 학회장에 선임된 유회준 교수는 “우리나라가 메모리와 비메모리 분야의 종합적 반도체 강대국으로 거듭나기 위해서는 학계와 산업체간에 공통의 목표를 갖고 적극 협력해야 할 것”이라며 “학계는 산업이 더 큰 경쟁력을 가질 수 있도록 보다 도전적인 기술로써 앞으로 나아가야 할 방향과 새로운 패러다임을 지속적으로 제시해야 할 것”이라고 말했다.
ISSCC는 매년 2월 개최되는 세계 최고 권위의 반도체분야 학회로 전 세계의 반도체 관련기업, 연구소 및 대학에서 제출된 논문 중 약 200여편의 논문만 엄선해 발표되는 학회다.
‘반도체 올림픽’이라고도 불리는 이 학회는 전 세계 3천명 이상의 반도체 기술자들이 모여 4일간 기술을 뽐낸다. 인텔이 최초로 CPU제품을 발표하거나 삼성에서 최초로 메모리 기술을 발표하는 곳으로도 유명하다.
▣ ISSCC 2015 기관별 채택 논문 편수 현황
▣ ISSCC 2015 학교별 채택 논문 편수 현황
2014.11.27
조회수 9766