본문 바로가기
대메뉴 바로가기
KAIST
뉴스
유틸열기
홈페이지 통합검색
-
검색
ENGLISH
메뉴 열기
%EB%B0%98%EB%8F%84%EC%B2%B4
최신순
조회순
반도체공학대학원 출범
우리 대학이 30일 오전 반도체 국가첨단전략산업을 이끌어갈 최고급 연구개발 인력을 양성하는 KAIST 반도체공학대학원 출범식을 개최했다. 이날 행사에는 이광형 총장, 이석봉 대전광역시 경제과학부시장, 이용필 산업통상자원부 첨단산업정책관, 박흥수 나노종합기술원 원장과 반도체 산학 관계자 등이 함께 참석해 현판 제막식을 열고 반도체공학대학원 개원을 축하했다. 우리 대학은 2023년 5월 반도체특성화대학원 지원사업에 선정됐다. 5년간 연평균 45명 이상의 석·박사 과정 학생을 모집해 반도체 소자·소재 및 패키징 분야에서 고급 석·박사 인재를 양성할 계획이다. 이를 위해, 전기및전자공학부·신소재공학과·생명화학공학과·기계공학과·물리학과 등 5개 학과 32명의 교원이 초학제적으로 참여한다. 또한, 삼성, SK하이닉스 등의 종합반도체 기업을 포함해 10개의 반도체기업이 컨소시엄을 구성한다. 반도체공학대학원은 설계-시뮬레이션-공정·소자제작·평가에 이르는 전주기 반도체 교육·연구 환경을 구축하고 산학연 기술교류·프로젝트 연구진행·교육 협업을 통한 산학연 교류 및 인재 연계 구조를 마련한다. 미래 반도체 산업 변화에 대응하기 위한 실습장비를 확충해 반도체 전문 실험 및 실습을 체계적으로 수행할 수 있는 환경도 구축한다. 이에 더해, 반도체 기술의 융합화·복합화 등에 따른 산업계 수요를 바탕으로 더 창의적이고 도전적인 인재 양성 교과과정을 운영할 예정이다. 이날 행사에서는 우리 대학 내의 반도체 연구 역량을 결집하고 미래 반도체 분야를 선도하기 위한 '반도체혁신연구소'의 출범식도 동시에 진행됐다. 이광형 총장은 "KAIST 반도체공학대학원은 세계 최고 수준의 반도체 연구와 교육 역량을 바탕으로 혁신적 반도체 고급 인재를 양성하고 학제 간 융합과 산학연 컨소시엄을 통해 창의적인 초격자 반도체 연구 혁신을 이루는 교두보가 될 것"이라고 말했다.한편, KAIST 반도체공학대학원은 2023년 석·박사과정 학생 선발을 마치고 가을학기부터 교육과정을 운영한다.
2023.08.30
조회수 2354
2.4배 가격 효율적인 챗GPT 핵심 AI반도체 개발
오픈AI가 출시한 챗GPT는 전 세계적으로 화두이며 이 기술이 가져올 변화에 모두 주목하고 있다. 이 기술은 거대 언어 모델을 기반으로 하고 있다. 거대 언어 모델은 기존 인공지능과는 달리 전례 없는 큰 규모의 인공지능 모델이다. 이를 운영하기 위해서는 수많은 고성능 GPU가 필요해, 천문학적인 컴퓨팅 비용이 든다는 문제점이 있다. 우리 대학 전기및전자공학부 김주영 교수 연구팀이 챗GPT에 핵심으로 사용되는 거대 언어 모델의 추론 연산을 효율적으로 가속하는 AI 반도체를 개발했다고 4일 밝혔다. 연구팀이 개발한 AI 반도체 ‘LPU(Latency Processing Unit)’는 거대 언어 모델의 추론 연산을 효율적으로 가속한다. 메모리 대역폭 사용을 극대화하고 추론에 필요한 모든 연산을 고속으로 수행 가능한 연산 엔진을 갖춘 AI 반도체이며, 자체 네트워킹을 내장하여 다수개 가속기로 확장이 용이하다. 이 LPU 기반의 가속 어플라이언스 서버는 업계 최고의 고성능 GPU인 엔비디아 A100 기반 슈퍼컴퓨터보다 성능은 최대 50%, 가격 대비 성능은 2.4배가량 높였다. 이는 최근 급격하게 생성형 AI 서비스 수요가 증가하고 있는 데이터센터의에서 고성능 GPU를 대체할 수 있을 것으로 기대한다. 이번 연구는 김주영 교수의 창업기업인 ㈜하이퍼엑셀에서 수행했으며 미국시간 7월 12일 샌프란시스코에서 진행된 국제 반도체 설계 자동화 학회(Design Automation Conference, 이하 DAC)에서 공학 부문 최고 발표상(Engineering Best Presentation Award)을 수상하는 쾌거를 이뤘다. DAC은 국제 반도체 설계 분야의 대표 학회이며, 특히 전자 설계 자동화(Electronic Design Automation, EDA)와 반도체 설계자산(Semiconductor Intellectual Property, IP) 기술 관련하여 세계적인 반도체 설계 기술을 선보이는 학회다. DAC에는 인텔, 엔비디아, AMD, 구글, 마이크로소프트, 삼성, TSMC 등 세계적인 반도체 설계 기업이 참가하며, 하버드대학교, MIT, 스탠퍼드대학교 등 세계 최고의 대학도 많이 참가한다. 세계적인 반도체 기술들 사이에서 김 교수팀이 거대 언어 모델을 위한 AI 반도체 기술로 유일하게 수상한 것은 매우 의미가 크다. 이번 수상으로 거대 언어 모델의 추론에 필요한 막대한 비용을 획기적으로 절감할 수 있는 AI 반도체 솔루션으로 세계 무대에서 인정받은 것이다. 우리 대학 김주영 교수는 “미래 거대 인공지능 연산을 위한 새로운 프로세서 ‘LPU’로 글로벌 시장을 개척하고, 빅테크 기업들의 기술력보다 우위를 선점하겠다”라며 큰 포부를 밝혔다.
2023.08.04
조회수 3200
2진법에서 3진법으로 종횡무진, 신개념 반도체 회로 개발
자율주행 및 기타 인공 지능(AI) 기술이 일상생활에서 널리 사용되면서 반도체 집적 회로 (Integrated circuit, IC)의 정보 처리 능력에 대한 수요가 급격히 늘어나고 있다. 우리 대학 생명화학공학과 임성갑 교수 연구팀이 가천대(총장 이길여) 전자공학부 유호천 교수 연구팀과 공동 연구를 통해 더 높은 데이터 처리 효율성과 집적도를 제공할 신개념 디지털 논리 회로 구현을 세계 최초로 성공했다고 11일 밝혔다. 기존 `0', `1'의 두 가지 논리 상태를 사용하는 2진법 논리 회로와 비교해 3진법 논리 회로는 `0', `1', `2'의 세 가지 논리 상태를 사용해 정보를 표현하는 차세대 반도체 기술로, 같은 정보를 더 적은 논리로 표현할 수 있어 더 높은 정보 처리 효율성을 통해 반도체 칩의 고속화, 저전력화, 소형화가 가능하다. 하지만 논리 상태가 1개 더 추가됨에 따라 세 가지 논리 신호를 모두 안정적으로 출력하기 어려운 문제와 2진법 논리 체계가 3진법 논리 체계와 서로 호환이 되지 않는 문제가 3진법 논리 회로 상용화에 걸림돌로 여겨졌다. 연구팀은 문제 해결을 위해 3진법 논리 회로의 출력 특성을 회로 동작 중에 실시간으로 조절할 수 있는 새로운 논리소자를 개발했다. 연구팀은 컴퓨터에서 필요에 따라 정보를 저장하거나 다시 지울 수 있는 장치인 플래시 메모리에 주목했으며, 3진법 논리 회로 자체에 정보를 저장할 수 있도록 회로를 구성하는 논리소자에 플래시 메모리를 집적했다. 연구팀은 3진법 논리 회로가 저장하고 있는 정보에 따라 논리 상태 `1'의 출력 특성이 체계적으로 조절될 수 있음을 확인하였으며, 이를 통해 3진법 논리 회로의 동작 안정성(잡음 여유)을 세계 최고 수준인 약 60%까지 달성하는데 성공했다. 또한 연구팀은 3진법 논리 회로에 저장된 정보를 완전히 지우는 경우에 논리 상태 `1'이 출력되지 않고 `0' 과 `2'의 두 논리 상태만 출력하는 점을 이용하여 2진법과 3진법 논리 동작이 모두 가능한 회로를 구현하는데 성공했다. 뿐만 아니라, 논리 회로를 구성하는 각각의 논리소자에 서로 다른 정보를 저장하는 방식으로 2진법과 3진법 논리 출력을 조합했고, 이에 따라 다양한 종류의 논리 출력을 갖는 논리 회로를 구현함으로써 3진법 논리 회로의 정보 처리 효율 및 집적도를 한 단계 더 향상시킬 수 있음 역시 확인했다. 연구팀이 개발한 논리소자는 동일한 반도체 칩 내에서 2진법 논리 회로와 3진법 논리 회로를 연동하여 데이터 및 신호 전달을 할 수 있다는 점에서 의의가 있다. 이것은 기존의 2진법 체계를 유지하면서 필요에 따라 3진법의 높은 정보 처리 능력을 탄력적으로 활용할 수 있다는 것을 의미하며, 향후 3진법 반도체의 상용화 시작 단계에 있어 핵심 기술이 될 것으로 기대가 크다. 우리 대학 임성갑 교수는 “기존 디지털 논리 회로와 비교해 다양한 연산이 가능하고 복잡한 연산을 훨씬 단순화할 수 있는 논리소자를 개발한 것으로, 이번 연구 결과는 향후 대용량 정보 처리가 필요한 인공지능, 사물인터넷 등 다양한 분야를 위한 신개념 반도체 소자에 있어 유용한 지침이 될 것으로 기대된다”고 말했다. 한편 선도연구센터 지원사업(웨어러블 플랫폼 소재 기술센터), 이공분야기초연구사업(과학기술정보통신부), 그리고 산업기술혁신사업(산업통상자원부)의 지원을 받아 수행된 이번 연구 결과는 우리 대학 생명화학공학과 이충열 박사과정 학생이 제1 저자로 참여했으며, 국제 학술지 `네이처 커뮤니케이션 (Nature Communications)' 6월 23일 자 온라인판에 게재됐다. (논문명: A reconfigurable binary/ternary logic conversion-in-memory based on drain-aligned floating-gate heterojunction transistors)
2023.07.11
조회수 2639
IDEC, 삼성전자와 시스템반도체(28나노 FD-SOI MPW) 추가 제작 지원 위한 협약식 개최
우리 대학이 반도체 인재 양성을 위한 지원을 확대하기 위해 삼성전자와 '시스템반도체(28나노 FD-SOI* MPW**) 추가 제작 지원' 협약식을 21일 오후 개최했다. * FD-SOI(Fully Depleted-Silicon on Insulator 완전 공핍형 실리콘 온 인슐레이터): 모바일 기기, 사물인터넷(IoT) 장치, 웨어러블 디바이스 등의 저전력 및 무선 통신 시스템 분야의 설계에 적합한 반도체 칩 ** MPW(Multi-Project Wafer): 한 장의 원판(wafer)에 다양한 종류의 반도체를 찍어내는 방식우리 대학은 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)가 주도해 산업통상자원부가 지원하는 '차세대 시스템반도체 설계 전문인력 양성 사업'을 2021년부터 수행하고 있다. 5년간 총 170억 원의 정부 지원금을 투입해 전국 대학의 석·박사급 학생들을 대상으로 반도체 칩 설계부터 제작에 이르는 전문 교육 과정을 제공하는 사업이다. IDEC은 사업 원년부터 삼성전자와 협력해 28나노 로직(Logic)*** 공정 칩 제작 기회를 수강생들에게 제공해 왔다. 삼성전자가 2026년까지 10회의 공정을 진행해 총 400개의 시스템반도체 칩 제작을 지원하는 것이 기존의 협력 내용이다. *** 28나노 로직: 28나노미터(㎚·10억분의 1m) 이상의 연산이 가능한 반도체 이날 협약은 삼성전자가 기존 지원에 28나노 FD-SOI MPW 공정을 5회 더 제공해 200개의 칩 제작 기회를 추가로 지원하기 위해 체결된다. 이로써, '차세대 시스템반도체 설계 전문인력 양성 사업' 기간 중 15회의 공정이 진행돼 총 600개의 칩이 제작될 예정이다. 반도체 칩 제작은 전공 대학원생들이 이론 교육으로 설계한 도면을 웨이퍼에 적용해 실물을 만들어내는 중요한 과정이다. 실물 칩을 활용한 실험을 통해 설계의 적합성을 검증할 수 있기 때문이다. 하지만 반도체 위탁 생산 업체에 의뢰해 칩을 제작하려면 통상적으로 최소 수천만 원에서 수억 원까지 비용이 발생하기 때문에 학생들이 칩을 제작할 기회를 얻기는 쉽지 않은 실정이다. '차세대 시스템반도체 설계 전문인력 양성 사업'은 KAIST IDEC을 통해 매년 160개의 칩 제작을 지원하고, 전자설계자동화툴(EDA tool)을 4천 카피를 학생들에게 제공하고 있다. 또한, 150여 개의 설계 전문 강좌가 개설되었으며, 올 한 해 76개 대학 4백여 명의 교수가 참여 중이다. IDEC은 삼성전자로부터 유일하게 칩 제작을 지원받는 시스템반도체 인력양성 사업을 수행하고 있다. 두 기관은 이번 협약을 바탕으로 반도체 전문 인력양성을 위한 협력과 노력을 다시 한번 공고히 다질 방침이다. IDEC 동탄교육장에서 열리는 협약식에는 박인철 소장과 박상훈 삼성전자 상무 등 양 기관 관계자들이 참석한다. 협약식 이후에는 올해 하반기에 28나노 FD-SOI 공정에 참여하는 20개 대학의 40팀을 대상으로 설계설명회를 함께 진행한다. 박인철 IDEC 소장은 "KAIST IDEC의 전문 인력 양성 사업은 전국의 많은 반도체 설계 분야 대학원생들이 반도체 제작 공정에 직접 참여해 실전 경험과 프로젝트 참여 경력을 쌓는 중요한 기반이 되고 있다"라면서, "학계와 긴밀한 협력을 유지하며 인재 양성을 위한 지원을 아끼지 않는 삼성전자의 노력이 반도체 산업 발전에 큰 힘이 될 것"이라고 말했다.한편, 1995년 설립된 KAIST IDEC은 시스템반도체 분야의 전문 설계 인력양성의 산실이다. 지난 28년간 삼성전자와 협력해 1,840개 설계팀에 칩 제작 기회를 제공했으며, 현재는 고성능 설계가 가능한 28나노 공정까지 지원하고 있다.
2023.06.21
조회수 1809
광반도체 소자 집적도 100배 이상 높이다
라이다(LiDAR) 및 양자 센서·컴퓨터와 같은 복잡한 광학 시스템을 하나의 작은 칩으로 만들어 줄 수 있어 세계적으로 많은 연구와 투자가 이루어지고 있는 차세대 반도체 기술이 집적 광학 반도체(이하 광반도체) 기술이다. 기존의 반도체 기술에서 5나노, 2나노 등의 단위로 얼마나 작게 만드느냐가 관건이었는데, 광반도체 소자에서 집적도를 높이는 것은 성능, 가격, 에너지 효율 등을 결정짓는 핵심적인 기술이라 말할 수 있다. 우리 대학 전기및전자공학부 김상식 교수 연구팀이 광반도체 소자의 집적도를 100배 이상 높일 수 있는 새로운 광 결합 메커니즘을 발견했다고 19일 밝혔다. 하나의 칩당 구성할 수 있는 소자 수의 정도를 집적도(集積度)라고 하는데, 집적도가 높을수록 많은 연산을 할 수 있고 공정 단가 또한 낮춰준다. 하지만 광반도체 소자의 집적도를 높이기는 매우 어려운데, 이는 빛의 파동성으로 인해 근접한 소자 사이에서 광자 간에 혼선(crosstalk)이 발생하기 때문이다. 기존 연구에서는 특정 편광에서만 빛의 혼선을 줄여줄 수 있었는데, 연구팀은 이번 연구에서 새로운 광 결합(coupling) 메커니즘의 발견으로써 기존에는 불가능이라 여겨졌던 편광 조건에서도 집적도를 높이는 방법을 개발했다. 김상식 교수가 교신저자로 주도하고 미국 텍사스 공과대학 재직 당시 지도하던 학생들과 함께한 이번 연구는 국제학술지‘라이트: 사이언스 앤 어플리케이션(Light: Science & Applications)’ [IF=20.257]에 6월 2일 字 게재됐다. (논문명: Anisotropic leaky-like perturbation with subwavelength gratings enables zero crosstalk). 김상식 교수는 “이번 연구가 흥미로운 점은 기존에는 오히려 빛의 혼선을 크게 해줄 거라고 여겨졌던 누설파(leaky wave, 빛이 옆으로 잘 퍼지는 특성을 가짐)를 통해 역설적으로 혼선을 없애준 점이다”라며 “이번 연구에서 밝혀진 누설파를 이용한 광 결합 방법을 응용한다면 더욱 작고 노이즈가 적은 다양한 광반도체 소자를 개발할 수 있을 것이다”라고 말했다. 김상식 교수는 광반도체의 집적도에 있어서 전문성과 연구 업적을 인정받는 연구자다. 선행 연구를 통해 반도체 구조물을 파장보다 작은 크기로 패턴화해 빛이 옆으로 퍼지는 정도를 제어할 수 있는 무손실 메타물질(all-dielectric metamaterial)을 개발했고, 실험을 통해 이를 입증해 광반도체 집적도에 있어서 세계적인 기록을 보유하고 있다. 이러한 연구는 ‘네이처 커뮤니케이션즈(Nature Communications) 9, 1893 (2018)’와 ‘옵티카(Optica) 7, 881-887 (2020)’에 보고됐다. 김 교수는 이러한 성과를 인정받아 미국 국립과학재단(National Science Foundation, NSF)에서 NSF 커리어 어워드(NSF Career Award)와 재미한인과학기술자협회에서 젊은과학기술자상을 수상한 바 있다. 한편 이번 연구는 한국연구재단 우수신진연구 사업 및 미국 NSF의 지원을 받아 수행됐다.
2023.06.19
조회수 1866
고성능 조립형 SSD 시스템반도체 최초 개발
최근 인공지능을 훈련하기 위해 더 많은 데이터가 필요해지면서 그 중요성은 더욱 증가하고 있으며, 이에 데이터 센터 및 클라우드 서비스를 위한 주요 저장장치인 고성능 SSD(Solid State Drive, 반도체 기억소자를 사용하는 저장장치) 제품의 필요성이 높아지고 있다. 하지만, 고성능 SSD 제품일수록 SSD 내부의 구성요소들이 서로의 성능에 크게 영향을 미치는 상호-결합형(tightly-coupled) 구조의 한계에 부딪혀 성능을 극대화하기 어려웠다. 우리 대학 전기및전자공학부 김동준 교수 연구팀이 고성능 조립형 SSD 시스템 개발을 통해 차세대 SSD의 읽기/쓰기 성능을 비약적으로 높일 뿐 아니라 SSD 수명연장에도 적용 가능한 SSD 시스템 반도체 구조를 세계 최초로 개발했다고 15일 밝혔다. 김동준 교수 연구팀은 기존 SSD 설계가 갖는 상호-결합형 구조의 한계를 밝히고, CPU, GPU 등의 비메모리 시스템 반도체 설계에서 주로 활용되는 칩 내부에서 패킷-기반 데이터를 자유롭게 전송하는 온-칩 네트워크 기술을 바탕으로 SSD 내부에 플래시 메모리 전용 온-칩 네트워크를 구성함으로써 성능을 극대화하는 상호-분리형(de-coupled) 구조를 제안했으며, 이를 통해 SSD의 프론트-엔드 설계와 백-엔드 설계의 상호 의존도를 줄여 독립적으로 설계하고 조립 가능한 ‘조립형 SSD’를 개발했다. ※온-칩 네트워크(on-chip network): CPU/GPU등의 시스템 반도체 설계에 쓰이는 칩 내부의 요소에 대한 패킷-기반 연결구조를 말한다. 온-칩 네트워크는 고성능 시스템 반도체를 위한 필수적인 설계 요소중 하나로서 반도체칩의 규모가 증가할수록 더욱 중요해지는 특징이 있다. 김동준 교수팀이 개발한 조립형 SSD 시스템 구조는 내부 구성요소 중 SSD 컨트롤러 내부, 플래시 메모리 인터페이스를 기점으로 CPU에 가까운 부분을 프론트-엔드(front-end), 플래시 메모리에 가까운 부분을 백-엔드(back-end)로 구분하고, 백-엔드의 플래시 컨트롤러 사이 간 데이터 이동이 가능한 플래시 메모리 전용 온-칩 네트워크를 새롭게 구성해, 성능 감소를 최소화하는 상호-분리형 구조를 제안했다. SSD를 구동하는 핵심 요소인 플래시 변환 계층의 일부 기능을 하드웨어로 가속하여 플래시 메모리가 갖는 한계를 능동적으로 극복할 수 있는 계기를 마련하였고 상호-분리형 구조는 플래시 변환 계층이 특정 플래시 메모리의 특성에 국한되지 않고, 프론트-엔드 설계와 백-엔드 설계를 독립적으로 수행하는 설계의 용이성을 가지는 점이 ‘조립형’ SSD 구조의 장점이라고 밝혔다. 이를 통해, 기존 시스템 대비 응답시간을 31배 줄일 수 있었고 SSD 불량 블록 관리기법에도 적용해 약 23%의 SSD 수명을 연장할 수 있다고 연구팀 관계자는 설명했다. 전기및전자공학부 김지호 박사과정이 제1 저자, 전기및전자공학부 정명수 교수가 공동 저자로 참여한 이번 연구는 미국 플로리다주 올랜도에서 열리는 컴퓨터 구조 분야 최우수 국제 학술대회인 `제50회 국제 컴퓨터 구조 심포지엄(50th IEEE/ACM International Symposium on Computer Architecture, ISCA 2023)'에서 6월 19일 발표될 예정이다. (논문명: Decoupled SSD: Rethinking SSD Architecture through Network-based Flash Controllers). 연구를 주도한 김동준 교수는 “이번 연구는 기존의 SSD가 가지는 구조적 한계를 규명했다는 점과 CPU와 같은 시스템 메모리 반도체 중심의 온-칩 네트워크 기술을 적용해 하드웨어가 능동적으로 필요한 일을 수행할 수 있다는 점에서 의의가 있으며 차세대 고성능 SSD 시장에 기여할 것으로 보인다”며, “상호-분리형 구조는 수명연장을 위해서도 능동적으로 동작하는 SSD 구조로써 그 가치가 성능에만 국한되지 않아 다양한 쓰임새를 가진다며”연구의 의의를 설명했다. 이번 연구는 컴퓨터 시스템 저장장치 분야의 저명한 연구자인 KAIST 정명수 교수와 컴퓨터 구조 및 인터커넥션 네트워크(Interconnection Network) 분야의 권위자인 김동준 교수, 두 세계적인 연구자의 융합연구를 통해 이루어낸 연구라는 의미가 있다고 관계자는 설명했다. 한편 이번 연구는 한국연구재단, 삼성전자, 반도체설계교육센터(IDEC), 정보통신기획평가원 차세대지능형반도체기술개발사업의 지원을 받아 수행됐다.
2023.06.15
조회수 2354
최고의 AI반도체 인력 양성 위한 인공지능반도체 대학원 설립
우리 대학이 인공지능반도체 대학원(KAIST Graduate School of AI Semiconductor)을 설립해 석·박사과정 신입생 모집을 시작한다. 인공지능(AI) 반도체 기술은 챗GPT 등 사회 전반을 크게 변혁시키고 있는 인공지능의 핵심 기술이다. 정부는 인공지능과 시스템반도체를 혁신성장 전략투자 분야로 지정한 바 있으며, 인공지능반도체는 두 핵심 전략의 공통 요소로 국가의 차세대 성장동력으로 주목받고 있다. 하지만, 기술 선점 및 가치 창출을 위한 국내 전문 인력은 절대적으로 부족한 상태로 인공지능반도체 기술의 주도권을 확보를 위한 고급인력양성이 시급한 실정이다. 우리 대학은 2008년부터 인공지능반도체 기술 개발을 시작해 현재까지 세계 기술 개발의 흐름을 선도하고 있으며, 과학기술정보통신부의 인공지능반도체 고급인재 양성사업에 지난 5월 선정돼 인공지능반도체 대학원을 설립했다. 올 가을학기부터 학사 운영을 시작하는 인공지능반도체 대학원에서는 인공지능반도체 설계 및 운용에 필수적인 기초 과목과 함께 3개로 세분된 전공 트랙을 운영한다. ⯅다양한 인공지능 및 응용 프로그램 가속을 위한 NPU(신경망처리장치) 회로 및 아키텍처 설계를 연구하는 ‘AI 반도체 하드웨어’ 트랙 ⯅효율적인 인공지능반도체 하드웨어 운용 기술 및 구동 프레임워크를 연구하는 ‘AI 소프트웨어/시스템’트랙 ⯅기존 인공지능반도체 구조를 뛰어넘는 초고속·초고효율·초대규모 인공지능 시스템을 실현하기 위해 뇌과학에 기반한 창의적이고 도전적인 기초연구 및 학제 간 연구를 수행하는 ‘미래 AI 시스템’트랙 등이다.그뿐만 아니라, KAIST 인공지능반도체 대학원에서는 분야 초월형 교육을 위해 복수의 지도교수를 선정할 수 있는 '복수지도제도'를 도입한다. 이를 통해, 인공지능 시스템 설계·CAD(컴퓨터지원설계)·반도체소자·아키텍처·소프트웨어·디지털/아날로그 지식재산권(IP) 등 여러 분야를 모두 아우르는 연구가 가능해진다. 우리 대학은 1996년 반도체설계교육센터(IDEC)와 2022년 PIM반도체설계연구센터(AI-PIM)를 설립해 세계 최고의 반도체 설계 및 인공지능반도체 설계 인프라를 보유하고 있다. 인공지능반도체 대학원에서는 기존의 인프라와 더불어 삼성과 SK하이닉스 등의 대기업 및 사피온·퓨리오사·리벨리온 등 국내 인공지능반도체 팹리스기업들로 구성된 컨소시엄과 협력해 대학원생들의 연구와 교육을 지원할 예정이다. 또한, 재학생들의 글로벌 연구 역량을 높일 수 있도록 MIT·컬럼비아 대학교·코넬대학교·취리히 공과대학 등 세계 유수 대학들과 글로벌 공동연구 협정을 맺고 수개월 또는 수년간의 파견 연구 제도를 도입할 방침이다. 유회준 KAIST 인공지능반도체대학원장(책임교수)은 "인공지능반도체 분야 연구에 열정과 의지를 가진 학생이라면 KAIST만의 특화된 교육·연구 시스템과 우수한 인프라를 만나 최고의 전문가로 성장할 수 있다"라고 말했다. 이어, 유 원장은 "인공지능반도체는 우리나라의 뛰어난 반도체 기술과 최첨단 인공지능 기술을 접목해 세계를 선도할 수 있는 분야로 글로벌 실무형 인재를 양성하기 위해 노력하겠다"라고 전했다. 인공지능반도체 대학원은 오는 7일까지 온·오프라인에서 동시에 입시원서 접수를 진행한다. 자세한 내용은 입학처 홈페이지(https://admission.kaist.ac.kr/) 또는 인공지능반도체대학원 홈페이지(https://aisemi.kaist.ac.kr)에서 확인할 수 있다.
2023.06.02
조회수 2481
반도체공학대학원 설립, 초격차 반도체 기술 혁신 이끈다.
우리 대학이 반도체 분야의 선두 주자로서 미래 반도체 산업을 이끌어나갈 세계적인 인력 양성을 위해 반도체공학대학원(Graduate School of Semiconductor Technology)을 설립했다. 반도체는 국가안보 및 기술패권 확보를 위해 중요한 국가자산으로 정보통신, 자동차, 에너지, 의료 등 다양한 산업 분야에 핵심 기술이다. 디지털화가 가속되고 첨단 기술이 도약할수록 반도체 산업의 중요성은 더욱 커질 것으로 예상되며, 반도체 기술에 대한 연구개발과 새로운 혁신 기술의 발굴이 필수적으로 요구되고 있다.우리 대학 반도체공학대학원은 산업자원통상자원부의 ‘반도체특성화대학원’ 사업 및 대전시의 지원을 받아 설립됐다. 반도체 기술에 대한 깊은 이해와 전문성을 갖추고 대한민국의 미래 반도체 산업을 이끌어나갈 리더를 양성할 계획이다. 전기및전자공학부, 신소재공학과, 생명화학공학과, 기계공학과, 물리학과 등 5개 학과 32명의 교원이 참여해 반도체 소자/소재 및 패키징 분야에서 초격차 반도체 기술 혁신을 이끌어갈 고급 석박사 인재 양성을 목표로 한다. 동시에 삼성, SK하이닉스 등의 종합 반도체 기업을 포함하여 반도체 산업 밸류체인 전 분야에 이르는 10개의 소자, 소재, 장비 기업이 컨소시엄으로 참여한다. 이를 통해, 산학프로젝트 수행, 산업체 임직원 강의 등 다양한 형태의 현장 중심 교육과 연구를 지원할 계획이다. 또한, 한국전자통신연구원, 나노종합기술원 등 반도체 공공인프라 기관과도 협력하여 교육 및 연구 협력 시너지를 창출해 갈 계획이다.우리 대학 반도체공학대학원은 'CMOS 프론트-엔드 공정설계 및 실습'과 같은 체험형 교육과정의 개설을 통해 설계-공정-소자제작-평가에 이르는 전주기 반도체 교육 커리큘럼을 제공할 예정이다. 이에 더해 우리 대학이 보유한 반도체 연구시설을 더욱 확충해 세계적인 수준의 연구 환경도 구축된다. 인공지능용 반도체 소자, 첨단 반도체 소재, 차세대 반도체 패키징 등 여러 방면에서 선도적인 연구를 수행해 새로운 초격차 기술과 솔루션을 연구 개발하는 데 주력할 예정이다. 또한, 우수한 학생들이 연구에 전념해 학문적 성장과 국제적인 경쟁력을 두루 갖출 수 있도록 장학금과 연구활동비를 함께 제공하고 국내·외 다양한 학술 대회 참여와 연구 발표 기회를 부여하는 등 파격적으로 지원할 방침이다. 이번 반도체공학대학원을 지원한 대전시 한선희 전략사업추진실장은 "수도권에 대기업 중심의 반도체 생산기지가 있다면 대전에는 KAIST·출연연 등 중심의 반도체 인재와 기술을 보유하고 있다”라며 “이를 기반으로 인재와 기술을 공급하는 반도체 연구·교육·실증 거점도시로 거듭나겠다"라고 밝혔다. 최성율 반도체공학대학원장(책임교수)은 "KAIST는 우리나라 산업 발전 태동기 때부터 지금까지 반도체 산업을 주도한 우수 인력의 산실이었다"라며, "오랜 기간 축적해 온 KAIST만의 차별화된 반도체 교육과 연구를 바탕으로 국내·외 반도체 산업의 핵심적인 역할을 수행하고 세계 반도체 기술의 발전과 혁신에 기여할 인재들을 키워나가겠다"라고 기대감을 밝혔다. KAIST 반도체공학대학원은 올해 가을학기에 입학할 석·박사과정 학생을 오는 7일까지 모집한다. 입학에 관한 내용은 KAIST의 입학처 홈페이지(https://admission.kaist.ac.kr/) 또는 반도체공학대학원 홈페이지(https://semicon.kaist.ac.kr)에서 확인할 수 있다.
2023.06.01
조회수 2451
111배 빠른 검색엔진용 CXL 3.0 기반 AI반도체 세계 최초 개발
최근 각광받고 있는 이미지 검색, 데이터베이스, 추천 시스템, 광고 등의 서비스들은 마이크로소프트, 메타, 알리바바 등의 글로벌 IT 기업들에서 활발히 제공되고 있다. 하지만 실제 서비스에서 사용되는 데이터 셋은 크기가 매우 커, 많은 양의 메모리를 요구하여 기존 시스템에서는 추가할 수 있는 메모리 용량에 제한이 있어 이러한 요구사항을 만족할 수 없었다. 우리 대학 전기및전자공학부 정명수 교수 연구팀(컴퓨터 아키텍처 및 메모리 시스템 연구실)에서 대용량으로 메모리 확장이 가능한 컴퓨트 익스프레스 링크 3.0 기술(Compute eXpress Link, 이하 CXL)을 활용해 검색 엔진을 위한 AI 반도체를 세계 최초로 개발했다고 25일 밝혔다. 최근 검색 서비스에서 사용되는 알고리즘은 근사 근접 이웃 탐색(Approximate Nearest Neighbor Search, ANNS)으로 어떤 데이터든지 특징 벡터로 표현할 수 있다. 특징 벡터란 데이터가 가지는 특징들 각각을 숫자로 표현해 나열한 것으로, 이들 사이의 거리를 통해 우리는 데이터 간의 유사도를 구할 수 있다. 하지만 벡터 데이터 용량이 매우 커서 이를 압축해 메모리에 적재하는 압축 방식과 메모리보다 큰 용량과 느린 속도를 가지는 저장 장치를 사용하는 스토리지 방식(마이크로소프트에서 사용 중)이 사용되어 왔다. 하지만 이들 각각은 낮은 정확도와 성능을 가지는 문제가 있었다. 이에 정명수 교수 연구팀은 메모리 확장의 제한이라는 근본적인 문제를 해결하기 위해 CXL이라는 기술에 주목했다. CXL은 CPU-장치 간 연결을 위한 프로토콜로, 가속기 및 메모리 확장기의 고속 연결을 제공한다. 또한 CXL 스위치를 통해 여러 대의 메모리 확장기를 하나의 포트에 연결할 수 있는 확장성을 제공한다. 하지만 CXL을 통한 메모리 확장은 로컬 메모리와 비교해 메모리 접근 시간이 증가하는 단점을 가지고 있다. 데이터를 책으로 비유하자면 기존 시스템은 집에 해당하는 CPU 크기의 제한으로 서재(메모리 용량)를 무한정 늘릴 수 없어, 보관할 수 있는 책 개수에 제한이 있는 것이다. 이에 압축 방식은 책의 내용을 압축하여 더 많은 책을 보관하는 방법이고, 스토리지 방식은 필요한 책들을 거리가 먼 도서관에서 구해오는 것과 비슷하다. CXL을 통한 메모리 확장은 집 옆에 창고를 지어 책을 보관하는 것으로 이해될 수 있다. 연구진이 개발한 AI 반도체(CXL-ANNS)는 CXL 스위치와 CXL 메모리 확장기를 사용해 근사 근접 이웃 탐색에서 필요한 모든 데이터를 메모리에 적재할 수 있어 정확도를 높이고 성능 감소를 없앴다. 또한 근사 근접 이웃 탐색의 특징을 활용해 데이터 근처 처리 기법과 지역성을 활용한 데이터 배치 기법으로 CXL-ANNS의 성능을 한 단계 향상했다. 이는 마치 창고 스스로가 필요한 책들의 내용을 요약하고 정리해 전달하고, 자주 보는 책들은 서재에 배치해 집과 창고를 오가는 시간을 줄이는 것과 유사하다. 연구진은 CXL-ANNS의 프로토타입을 자체 제작해 실효성을 확인하고, CXL-ANNS 성능을 기존 연구들과 비교했다. 마이크로소프트, 메타, 얀덱스 등의 글로벌 IT 기업에서 공개한 검색 데이터 셋을 사용한 근사 근접 이웃 탐색의 성능 비교에서 CXL-ANNS는 기존 연구들 대비 평균 111배 성능 향상이 있었다. 특히, 마이크로소프트의 상용화된 서비스에서 사용되는 방식과 비교하였을 때 92배의 성능 향상을 보여줬다. 정명수 교수는 "이번에 개발한 CXL-ANNS는 기존 검색 엔진의 문제였던 메모리 용량 제한 문제를 해결하고, CXL 기반의 메모리 확장이 실제 적용될 때 발생하는 메모리 접근 시간 지연 문제를 해결했다ˮ며, “제안하는 CXL 기반 메모리 확장과 데이터 근처 처리 가속의 패러다임은 검색 엔진뿐만 아니라 빅 데이터가 필요한 고성능 컴퓨팅, 유전자 탐색, 영상 처리 등의 다양한 분야에도 적용할 수 있다ˮ라고 말했다. 이번 연구는 미국 보스턴에서 오는 7월에 열릴 시스템 분야 최우수 학술대회인 유즈닉스 연례 회의 `USENIX Annual Technical Conference, 2023'에 ‘CXL-ANNS’이라는 이름으로 발표된 예정이다. (논문명: CXL-ANNS: Software-Hardware Collaborative Memory Disaggregation and Computation for Billion-Scale Approximate Nearest Neighbor Search) 한편 해당 연구는 파네시아(http://panmnesia.com)의 지원을 받아 진행됐다.
2023.05.25
조회수 2632
반도체 소자 내 과열 해결방법 제시
최근 반도체 소자의 소형화로 인해 과열점(hot spot)에서 발생한 열이 효과적으로 분산되지 않아 소자의 신뢰성과 내구성이 저하되고 있다. 기존의 열관리 기술만으로는 심각해지는 발열 문제를 관리하는 데 한계가 있으며, 소자가 더욱 집적화됨에 따라 전통적 열관리 기술에서 탈피해 극한 스케일에서의 열전달 현상에 대한 근본적 이해를 바탕으로 한 접근이 필요하다. 기판 위에 증착된 금속 박막에서 발생하는 표면파에 의한 새로운 열전달 방식을 발견해 해결책을 제시하여 화제다. 우리 대학 기계공학과 이봉재 교수 연구팀이 세계 최초로 기판 위에 증착된 금속 박막에서 ‘표면 플라즈몬 폴라리톤’에 의해 발생하는 새로운 열전달 모드를 측정하는 데 성공했다고 밝혔다. ☞ 표면 플라즈몬 폴라리톤: 유전체와 금속의 경계면의 전자기장과 금속 표면의 자유 전자가 집단적으로 진동하는 유사 입자들이 강하게 상호작용한 결과로, 금속 표면에 형성되는 표면파(surface wave)를 의미한다. 연구팀은 나노 스케일 두께의 금속 박막에서 열확산을 개선하기 위해 금속과 유전체 경계면에서 발생하는 표면파인 표면 플라즈몬 폴라리톤을 활용했다. 이 새로운 열전달 모드는 기판에 금속 박막을 증착하면 발생하기 때문에, 소자 제작과정에 활용성이 높으며 넓은 면적에 제작이 가능하다는 장점이 있다. 연구팀은 반경이 약 3cm인 100나노미터 두께의 티타늄 박막에서 발생하는 표면파에 의해 열전도도가 약 25% 증가함을 보였다. 연구를 주도한 이봉재 교수는 "이번 연구의 의의는 공정난이도가 낮은 기판 위에 증착된 금속 박막에서 일어나는 표면파에 의한 새로운 열전달 모드를 세계 최초로 규명한 것으로, 이는 초고발열 반도체 소자 내 과열점 바로 근처에서 효과적으로 열을 분산시킬 수 있는 나노스케일 열 분산기(heat spreader)로 응용 가능하다ˮ고 말했다. 연구팀의 연구는 나노스케일 두께의 박막에서 열을 평면 방향으로 빠르게 분산시키는데 적용될 수 있다는 점에서 향후 고성능 반도체 소자 개발에 시사하는 바가 크다. 특히, 나노스케일 두께에서는 경계 산란에 의해 박막의 열전도도가 감소하는데, 연구팀이 규명한 이 새로운 열전달 모드는 오히려 나노스케일 두께에서 효과적인 열전달을 가능하게 해 반도체 소자 단위 열관리의 근본적인 문제를 해결해 줄 것으로 기대된다. 이번 연구는 국제학술지 `피지컬 리뷰 레터스(Physical Review Letters)'에 지난 4월 26일 字에 온라인 게재됐으며, 편집자 추천 논문(Editors' Suggestion)에 선정됐다. 한편 이번 연구는 한국연구재단의 기초연구실 지원사업의 지원을 받아 수행됐다.
2023.05.18
조회수 2748
천 조분의 1초 까지 정확한 반도체칩용 클럭 개발
최근 반도체 칩의 성능이 급격하게 향상됨에 따라, 보다 정확한 타이밍으로 칩 내의 다양한 회로 블록들의 동작을 동기화(synchronization)시키는 클럭(clock) 신호를 공급하는 기술이 중요해지고 있다. 우리 대학 기계공학과 김정원 교수 연구팀이 레이저를 이용해 반도체 칩 내에서 초저잡음 클럭 신호를 생성하고 분배할 수 있는 기술을 개발했다고 9일 밝혔다. 기존에는 클럭 신호의 정확성이 통상적으로 피코초(1조 분의 1초) 수준이었으나 이번에 개발된 기술을 이용하면 기존의 방식보다 월등한 펨토초(femtosecond, 10-15초, 천 조 분의 1초) 수준의 정확한 타이밍을 가지는 클럭 신호를 칩 내에서 생성하고 분배할 수 있으며, 클럭 분산 과정에서 발생하는 칩 내에서의 발열 또한 획기적으로 줄일 수 있다. 기계공학과 현민지 박사과정 학생이 제1 저자로 참여하고 고려대학교 세종캠퍼스 정하연 교수팀과의 공동연구로 이루어진 이번 논문은 국제학술지 `네이처 커뮤니케이션즈(Nature Communications)' 4월 24일 字에 게재됐다. (논문명: Femtosecond-precision electronic clock distribution in CMOS chips by injecting frequency comb-extracted photocurrent pulses) 고성능의 반도체 칩 내에서 클럭 신호를 분배하기 위해서는 클럭 분배 네트워크(clock distribution network, CDN)에 많은 수의 클럭 드라이버(clock driver)들을 사용해야 하는데, 이로 인해 발열과 전력 소모가 커질 뿐 아니라 클럭 타이밍도 나빠지게 된다. 칩 내의 클럭 타이밍은 무작위적으로 빠르게 변화하는 지터(jitter)와 칩 내의 서로 다른 지점 간의 클럭 도달 시간 차이에 해당하는 스큐(skew)에 의하여 결정되는데, 클럭 드라이버들의 개수가 늘어남에 따라 지터와 스큐 모두 통상 수 피코초 이상으로 커지게 된다. 연구팀은 이 문제를 해결하기 위해 펨토초 이하의 지터를 가지는 광주파수빗(optical frequency comb) 레이저를 마스터 클럭으로 하는 새로운 방식의 클럭 분배 네트워크 기술을 선보였다. 이는 광주파수빗 레이저에서 발생하는 광 펄스들을 고속 광다이오드를 이용해 광전류 펄스(photocurrent pulse)로 변환한 후 반도체 칩 내의 금속 구조 형태로 된 클럭 분배 네트워크를 충전 및 방전하는 과정을 통해 구형파 형태의 클럭 신호를 생성하는 방식이다. 특히 이 기술을 사용하면 클럭 분배 네트워크의 클럭 드라이버들을 제거한 금속 구조만을 통해 칩 내에서 클럭을 분배할 수 있어, 타이밍 성능을 개선할 수 있을 뿐 아니라 칩 내 발열도 획기적으로 줄일 수 있다. 그 결과 지터와 스큐를 기존 대비 1/100 수준인 20펨토초 이하로 낮춘 뛰어난 타이밍 성능을 보일 수 있었으며, 칩내 클럭 분산 과정에서의 전력소모 및 발열 역시 기존 방식 대비 1/100 수준으로 낮출 수 있었다. 김정원 교수는 "현재 아날로그-디지털 변환기와 같은 고속 회로에 매우 낮은 지터의 샘플링 클럭 신호를 공급해 성능을 향상하는 연구를 진행 중ˮ이라고 밝히면서 "3차원 적층 칩과 같은 구조에서 발열을 줄일 수 있을 지에 대한 후속 연구도 계획 중ˮ이라고 밝혔다. 한편 이번 연구는 삼성미래기술육성센터의 지원을 받아 수행됐다.
2023.05.09
조회수 2946
온도 제어로 반도체 패키징 내구성 40% 향상
최근 반도체의 전공정에서 회로를 미세화하는 작업이 한계에 다다르면서 후공정인 반도체 패키징이 차세대 기술로 주목받고 있다. 반도체 패키지는 여러 개의 반도체 칩을 하나로 이어주며 외부 환경으로부터 보호해주는 공정을 말한다. 아울러, 반도체 패키지의 온도도 중요한데 반도체부품의 온도가 높아지면 반도체 수명이 급격이 줄어들고 작동하지 않기 때문이다. 우리 대학 기계공학과 김성수 교수 연구팀이 메사추세츠공과대학(MIT) 브라이언 워들(Brian L. Wardle) 교수 연구팀과 함께 ‘반도체 패키지의 신뢰성 강화를 위한 접합 온도 제어 기반의 경화 공정’을 개발하는 데 성공했다. 반도체 패키지의 주된 재료인 *EMC는 열을 가하면 화학반응이 일어나 단단해지는데 이 현상을 경화 반응(Curing reaction)이라고 한다. 경화 공정은 시간에 따른 온도 및 압력 변화를 반도체 패키지의 두께가 얇아짐에 따라 공정 후 재료간의 열수축 차이로 인한 뒤틀리는 휨(Warpage) 현상이 나타나게 된다. 이 문제를 해결하고자 공동연구팀은 EMC와 기판사이 접합 온도를 정확히 예측하고 휨현상을 제어할 수 있는 경화 공정을 개발했다. ☞ EMC (Epoxy Molding Compund) : 수분, 열, 충격 등 다양한 외부 환경으로부터 반도체 회로를 효과적으로 보호하는 회로 보호재를 말한다. 공동연구팀은 반도체 패키지의 접합 온도를 낮추기 이번 연구에서 두 재료의 접합이 일어나는 온도 직전에 급격히 온도를 낮춰주는 접합 온도 제어 기반의 EMC 경화 공정 기술을 개발하였다. 열경화성 고분자인 EMC는 경화 공정 중 기판과 접합이 발생하는 온도 직전에 상온으로 급랭을 하게 되면 경화 반응을 억제해 접합 온도를 상온에 가깝게 유도할 수 있으며, 이후 재가열을 통해 EMC를 완전히 경화시킬 수 있다. 이 과정을 통해 패키지의 접합 온도와 사용 온도 차이를 줄여줌으로써 요소 간 열수축 차이에 의한 길이 변화 차이를 최소화해 휨을 줄일 수 있다. 이를 위해서는 두 재료 사이의 정확한 접합 온도를 분석하는 것이 중요하며, 연구팀은 경화 공정 중에 발생하는 EMC의 화학적 수축을 고려한 접합 온도를 구하는 식을 유도했으며, 변형율 측정 시스템을 활용해 이를 검증했다. 이러한 과정을 통해 정확히 측정된 접합 온도 직전에서 급랭 과정을 도입한 새로운 경화 공정을 통해 기존 EMC 경화 공정 대비 반도체 패키지의 휨은 27% 감소했으며, EMC와 기판 경계면의 기계적 강도는 약 40% 상승했다. 또한, 급랭 과정을 포함하는 경화 공정을 거친 EMC의 기계적 물성은 기존 공정과 차이가 없음을 확인했다. 연구 책임자인 김성수 교수는 “접합 온도 제어 기반의 새로운 EMC 경화 공정은 경박단소화 되어가고 있는 반도체 패키지에서 지속적으로 대두되고 있는 휨 문제를 해결하여 반도체 패키지의 수율을 향상시킬 뿐만 아니라 내구성도 강화할 수 있을 기반 기술이 될 것”이라고 연구 의미를 설명했다. 기계공학과 박성연 박사가 제1 저자로 참여하고 한국연구재단, BK 사업 그리고 국제협력사업 시그니쳐 프로젝트(Signature project)의 지원으로 수행된 이번 연구는 국제 저명 학술지인 ‘ACS applied materials&interfaces’에 지난 3월 1일 자로 게재됐다. (논문명 : Electronic packaging engineered by reducing the bonding temperature via modified cure cycles. doi/10.1021/acsami.2c21229). 또한, 해당 논문의 우수성을 인정받아 표지 논문 (Supplementary cover)으로 선정됐다.
2023.05.02
조회수 2394
<<
첫번째페이지
<
이전 페이지
1
2
3
4
5
6
7
8
9
10
>
다음 페이지
>>
마지막 페이지 13